This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2595:50kHz 偏移处的杂散

Guru**** 2826855 points

Other Parts Discussed in Thread: LMX2595

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/988413/lmx2595-spurious-at-50khz-offset

器件型号:LMX2595

您好!

我使用 LMX2595生成1.3GHz 至2.4GHz 范围内的输出频率。 但在50kHz 偏移处观察到的杂散我尝试1.4GHz 和2GHz 输出频率也更改了电源并检查了是否存在相同的杂散。 随附了测量结果和原理图。 请建议 如何消除此伪波。

此致

Sushant

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sushant、

    您能否以 TICS Pro 格式提供 PLL 配置?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    根据要求、请找到随附的 TICS Pro 设置图像和寄存器值。

    e2e.ti.com/.../HexRegisterValues_2800_S-ref100MHZ_2D00_Input1400MHZ_2900_.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Sushant、您好!

    出于诊断目的、如果您将 PLL 设置为整数模式并重新加载寄存器、这是否会消除50kHz 杂散? 如果是这样、杂散与混频顺序或小数分频器相关。

    此外、您是否已经仔细检查过杂散不是来自您的基准? 您提到了在没有改进的情况下更改电源、但我看不到您检查基准的任何地方。

    此致、

    Derek Payne

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    根据建议、我尝试更改100MHz REF、但问题相同。 100MHz 基准来自 OCXO、不存在 OCXO 的杂散。

    将中的 PLL 更改为整数模式、但杂散会增加频谱和 TICS Pro 配置的附加图像。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sushant、

    我不知道发生了什么、让我们猜吧。

    您能否将 OSCin 引脚上的隔直电容从1µF μ F 更改为0.1µF μ F?

    您是否还可以尝试启用 OSCin 倍频器、然后使 Pre-R diver = div/2?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    50kHz 偏移杂散看起来像是从频谱分析仪生成的。 因此、请忽略这些杂散。

    我使用此 PLL 在1300至2400MHz 频段范围内工作、步长为1MHz。我按照 TICS Pro 屏幕截图完成了 PLL 设置、除了乘法器寄存器之外、所有其他寄存器都保持恒定。 根据所需的输出频率、我们将更改乘法器寄存器值。 对于诸如1400MHz 的整数频率、没有观察到杂散、但是对于诸如1402MHz 的小数阶频率、观察到杂散、2MHz 偏移49dBc。

    小数乘法器值的杂散问题、如下所示、  

    请建议 如何将 此杂散提高到70dBc 至80dBc。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 、Sushant、

    请尝试:

    -使 CAL_CLK_DIV = Div2。

    -使用较小的电荷泵电流

    -使用三阶环路滤波器

    -减少基准时钟信号摆幅

    -将 PLL_DEN 设置为2345678,而不是100的整数倍