Other Parts Discussed in Thread: LMK04832, LMK04826
主题中讨论的其他器件： LMK04826
我正在努力将采用现有 PCB 的设计从 LMK04826B 迁移到 LMK04832。 在更换 PLL 之前、电路板工作正常。 我们的源代码已更新、以匹配 PLL 寄存器映射中的更改、但似乎我们错过了一些内容、因为我在任何 SCLK 输出上都没有收到任何 SYSREF 信号。
我尝试了一些故障排除：
-已尝试从 SYSREF_MUX 进行连续和脉冲发生器输出、SCLK 输出均未显示
-尝试通过 CLKoutY_SRC_MUX 将 SCLK 输出切换到器件时钟、该操作正常并输出时钟信号
-已尝试为 SCLK 输出切换 SCLKX_Y_POL、这起作用并导致输出切换
-尝试使用 FB_MUX = SYSREF_DIV 和 OSCOUT_MUX = FB_MUX、通过 OSCOUT 测量 SYSREF_DIV 时钟。 这显示了正确的信号、占空比为50%的2.5MHz -尝试启用/禁用 SCLK 信号路径的某些部分(DDLY、模拟延迟等)、但任何更改都不会导致 SYSREF 输出
假设我已经通过 OSCout 验证了 SYSREF_DIV 是否正常、并且通过切换极性从 SCLKX_Y_POL 到 PCB 的信号路径是否正常、那么我假设它必须是介于两者之间的某种东西来停止信号？ 当我进行这些测量时、SYSREF_CLR 会归零。
两个 PLL 都具有信号锁定检测功能。 我将一个10MHz 基准输入到 PLL1中、PLL1控制100MHz VCXO。 PLL2的频率范围为100MHz 至2.5GHz。 PLL1使用 SYSREF_DIV 作为反馈、PLL2使用通过预分频器的本地反馈。 SYSREF_DIV 除以1000即可获得2.5MHz。 我需要 SYSREF 输出的输出是 CLKout3、CLKout9和 CLKout13。
我附加了包含寄存器映射读数的文本文件以及解析版本、在该版本中、我提取了寄存器中各个字段的值、以便于读取。
