• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 275 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE913-Q1：上升下降时间无法满足数据表的要求

admin
Guru**** 2391415 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/985361/cdce913-q1-rise-fall-time-can-not-meet-the-datasheet

器件型号：CDCE913-Q1

大家好、团队、

我从客户那里得到一个有关上升/下降时间的问题。

客户无法满足以下要求中 CLK_IN 的上升/下降时间限制。

datasheet spec

但是、在最坏的情况下、客户的时间为5.2ns。

客户希望知道、如果数据表规格不符合其系统要求、会发生什么情况。

请给我发送您的评论吗？

此致、

Yuki

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Yuki、

    在3ns 的上升/下降时间、PLL 需要识别上升沿。 在5.2ns 时、PLL 可能无法识别传入信号。

    这意味着器件可能无法锁定。