This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828:时钟审核

Guru**** 2540720 points
Other Parts Discussed in Thread: LMK04832

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/982825/lmk04828-clock-review

器件型号:LMK04828
主题中讨论的其他器件:LMK04832

大家好、

我们正在设计一个包含多个 RFSOC FPGA 的电路板。 要将时钟与 ADC 和 DAC 同步到所有4个 FPGA,我们参考了以下随附的文档:

e2e.ti.com/.../Reference.zip

每个 FPGA 部分的时钟架构都有一个主器件 LMK04832和4个从器件 LMK04832。 下图显示了时钟架构

下面的 Excel 表格列出了主从 LMK04832的输入和输出频率

e2e.ti.com/.../CLOCK.xlsx

我已附上上述架构的原理图。 请您查看原理图。 我还请求您使用 Tics pro 工具查看 LMK04832输出端接以及频率。

e2e.ti.com/.../CLK.zip

--

此致、

基尔萨纳

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Keerthana、

    我们将查看原理图、稍后再回来。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Noel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Keerthana、

    U312、CLKIN0引脚缺少交流耦合电容器。 其他人对我来说很好。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    HII Noel、

    我们计划使用 CLKIN0引脚作为同步输入、我们知道 SYNC 是一个边沿触发信号、用于复位 LMK04832内的分频器、我想知道我们是否需要为该引脚提供交流耦合电容器。 如果是这种情况,应使用 CLKIN0*引脚执行什么操作。

    --

    此致、

    基尔萨纳

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Keerthana、

    您同时具有_P 和_N 信号、因此我假设这是一个差分信号、因此建议使用交流耦合。

    (21) ZU1_LMK_SYNC_P
    (21) ZU1_LMK_SYNC_N

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    HII Noel、

    如果我们使用 CLKIN0作为单端、则必须通过0.1uF 电容器将 CLKin0*引脚接地。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Keerthana、

    根据数据表、是的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Noel。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Noel。