[参考译文] LMX2594：LMX2594锁定时间

您好、Tamir、

这很有趣、我认为只有环路滤波器的布局可能很重要。 如果两种设计中的这一部分布局相同、则额外的锁定时间应由其他因素造成。  

你(们)好、Noel。

我正在与塔米尔合作，我将从这里继续进行这一讨论。

正如 Tamir 提到的、我们具有相同的布局、相同的环路值、相同的频率。  

此外、我们还观察到  与热/冷相关的现象。 如果我冷却装置(冷却喷雾器或冷却室)、这2种设计将获得相同的结果(将锁定时间缩短至预期值)。

我们使用的是"部分辅助：模式。

有什么想法吗？

您好、Artom、

您是在冷却其中一个装置还是同时冷却这两个装置？ 如果其中只有一个被冷却、我会听到这个单元的布局具有较差的"散热器"效应、因此这个单元的电路板温度更高。

您能否确认更长的锁定时间是由于校准还是模拟 PLL 环路？

设置 MUXout_LD_SEL = 1以实现锁定检测输出。 设置 LD_TYPE = 0以使锁定检测等于完成校准。 我们可以使用示波器测量 MUXout 引脚的 VCO 校准时间。

Noel、您好！

我们研究了一些可能影响这些组件之间 LD 延迟的热问题。

我们想知道焊接过程是否会对锁定检测延迟产生如此大的影响

1. 有关良好的 PLL、请参阅随附的 PIC for Tek4；有关晚期锁定、请参阅 Tek7：
2. https://drive.google.com/drive/folders/1NAllZMI7HwhR6UaD5L4JXuIP6-Injtky?usp=sharing
3. 此外、您还可以找到其中一个组件的 X 射线。 LD 延迟对装配锡空%的影响是什么。
4. 在 Tek31上、您可以发现加热产品时锁定时间的典型差异。
5. Tek24展示了相同的差异@室温。
6. 我们得到的这种差异不再是在低温下。
7. MUXout_LD_SEL = 1.
8. LD_TYPE = 1 -我们可以尝试一下。

提前感谢您、

Idan Artom

Idan、您好！

Tek4/7中的深蓝色线迹是否代表合成器的 Vtune 电压？ 如果是这种情况、请看我、问题是由于 VCO 校准、其中一个芯片的 VCO 校准时间更长。

您说过您使用的是部分辅助功能、我假设每个合成器都有相同的 VCO 参数？ 由于 VCO 将进行校准、因此在合成器锁定后 、您能否进行寄存器回读以查看确切实现了哪些 VCO 参数？ 即：

设置	回读
VCO_SEL	Rb_VCO_SEL
VCO_CAPCTRL_STRT	Rb_VCO_CAPCTRL
VCO_DACISET_STRT	Rb_VCO_DACISET

另一个问题是、您验证了多少个电路板的锁定时间？  

Noel、您好！

是的、深蓝色是 VTune。

是的、我们使用相同的 VCO 参数(115个初始寄存器和13个寄存器用于频率设置)。

[引用 userid="90437" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1011552/lmx2594-lmx2594-lock-time/3751216 #3751216"]由于 VCO 将在合成器锁定后进行校准，[/quot]

您能解释一下这一假设吗？

我将尝试提供反馈并与您分享这些信息。

谢谢你

Idan、您好！

除完全辅助模式外、VCO 将在所有其他校准模式下进行校准、因为总锁定时间等于 VCO 校准时间+ PLL 锁定时间。  

Noel、您好！

遗憾的是、我无法对寄存器进行回调。

[引用 userid="90437" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1011552/lmx2594-lmx2594-lock-time/3751740 #3751740"]除完全辅助模式外，VCO 将在所有其它校准模式下进行校准，因此总锁定时间等于 VCO 校准时间+ PLL 锁定时间。

当然可以。  

[引用 userid="90437" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1011552/lmx2594-lmx2594-lock-time/3751216 #3751216"]

您说过您使用的是部分辅助功能、我假设每个合成器都有相同的 VCO 参数？ 由于 VCO 将进行校准、因此在合成器锁定后 、您能否进行寄存器回读以查看确切实现了哪些 VCO 参数？ 即：

另一个问题是、您验证了多少个电路板的锁定时间？  

[/报价]

在前一周、我进行了大量测量。 尤其是在非常具体的位置锁定时间。

在应用中、当我们请求锁定时、我们需要快速响应。 在这些特定频率下、我会记录更长的锁定时间。

例如：

• 频率 x 在 y 时锁定。  
• 频率 x-2.5MHz 锁定在 y - 30µS Ω。

由于商业问题、我无法在此分享我的完整内容。

[引用 userid="90437" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1011552/lmx2594-lmx2594-lock-time/3751740 #3751740"]除完全辅助模式外、VCO 将在所有其他校准模式下进行校准、因此总锁定时间等于 VCO 校准时间+ PLL 锁定时间。  [/报价]

另一个问题-  

我的时钟为 Fosc = 70MHz。 我将其加倍为1

[引用 userid="464732" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1011552/lmx2594-lmx2594-lock-time/3761226 #3761226"]频率 x-2.5MHz 锁定在 y - 30µS。

40MHz => FPD = 140MHz。  

如果我们将 Fosc 设置为140MHz、锁定时间是否会显著变化？ FPD 将保持140MHz。(我需要30µ 更低)

第二个问题-  

每次更改频率时，我写13个寄存器@部分辅助：

R78
R45.
R44.
R43
R42
R39
R38
R37
R36.
R34
R20.
R17.
R0

是否有任何正确的写入顺序(R0旁边)？

我希望你理解我的问题(我们正在进行2个月的工作、但没有进展)。

此致、

Idan

[引用 userid="90437" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1011552/lmx2594-lmx2594-lock-time/3751216 #3751216")另一个问题，您验证锁定时间的板数量是多少？  [/报价]

它在6个电路板上进行了测试-每个电路板在特定频率下的晚期锁定时具有相同的行为。  

Idan、您好！

VCO 校准速度= Fosc / 2^CAL_CLK_DIV。 如果 Fosc < 200MHz、CAL_CLK_DIV = 0。 因此、如果您将 Fosc 从70MHz 更改为140MHz、校准时间将更短。

如果您未更改环路滤波器、将 FPD 加倍至140MHz 将使环路带宽更宽。 因此、PLL 模拟锁定时间将更短。

总锁定时间=编程时间+ VCO 校准时间+ PLL 模拟锁定时间。 我希望将 Fosc 加倍将使总锁定时间更短。

只要 R0是最后一个要编程的寄存器、编程顺序就无关紧要。 更快的编程速度具有优势、因为您有大量的寄存器可用于编程。  

您说过、特定频率下会发生更长的锁定时间、频率是否低于范围？

[引用 userid="90437" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1011552/lmx2594-lmx2594-lock-time/3762003 #3762003"]您说过在特定频率下锁定时间会更长，频率是否低于范围？

否 不在该范围内。

我熟悉此说明。

我将尝试此 Fosc = 140MHz 以缩短总锁定时间。

此致、

Idan

Noel、您好！

我将尝试使用特定的计时来设置锁定时间。

我们使用50MHz SPI 时钟。 13 reg 的写入时间 短(小于5µS Ω)。  

 120µSec、特定频率的锁定时间高于1 μ s。  

70µS 测量的锁定时间介于30 μ s 之间。

[引用 userid="464732" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1011552/lmx2594-lmx2594-lock-time/3761244 #3761244(1999) R78
R45.
R44.
R43
R42
R39
R38
R37
R36.
R34
R20.
R17.
R0[/报价]

假设我使用这些寄存器、您能告知哪些寄存器应重新设置吗？

如果这些寄存器中的一个是常数、我们不能重新设置它吗？

此致、

Idan

您能解释一下数据表中的以下注释吗：

"与寄存器相关的函数或值在寄存器被写入后立即生效。 例如、如果更新了 N 分频器、则 VCO 频率会立即漂移、PLL 环路会在用户写入 R0寄存器时解锁。 所有这些更改都发生在 VCO 开始校准之前"

它是否与寄存器写入顺序相关？

Thx。

Noel、您好！

此处附上2个示波器。

右侧图片是70MHz 时钟、左侧是140MHz 时钟。

蓝色表示锁定检测。

黄色表示 FM 鉴频器电压。

频率发生了变化。

我们是否可以预期每个频率的锁定时间会发生这种变化？

此致、