This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1008574/cdci6214-clock-lvds-output
您好：
我们的产品中有一些 CDCI6214存在问题。我们使用 CDCI6214RGET 作为时钟电路；输入16MHz；204.8 MHz 输出；输出时钟用作 ADC 的采样时钟。电路原理图如下
输出时钟具有171.2mhz、237.6mhz 以下的杂散噪声
如何将其设置为消除这些杂散噪声？ 谢谢！
您好！
您能否上传您正在使用的.TCS 文件(在 Ticspro 中、文件->保存)。
此致、 Hao
感谢您的回复、这 是 我们的文件
e2e.ti.com/.../cdc_5F00_204m8.tcs
请注意、我们已删除数据表中的 FOD (分数输出分频器)功能并发布了一个 PCN。 如果您下载最新的 Ticspro、您会发现 FOD 消失了。
前面的设置从一开始就无效、因为 从所附的频谱分析仪图中可以看出载波幅值为-20dBm、这是不正确的。
如果没有 FOD、很难从 CDCI6214生成204.8MHz、因为这需要 PFD 频率低于 MHz。 我建议您将 CDCI6214替换为具有小数 PLL 的 CDCE6214。 CDCE6214与 CDCI6214引脚兼容、因此无需更改布局。 CDCE6214输出页面中有一个简单的频率计算器、您可以在其中输入所需的输出频率并点击按钮。
