• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 843 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 时钟放大器；计时论坛(&A)

admin
Guru**** 2585275 points
Other Parts Discussed in Thread: LMX2594, LMX2492

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1158375/clock-timing-forum

Thread 中讨论的其他器件：LMX2594、 LMX2492

尊敬的论坛成员：

我正在寻找可生成频率斜升的频率合成器：

斜坡介于6GHz 至7GHz 之间、速度为2.5Mb/s、斜坡将开启0.1秒。

更详细地说：我们希望将频率从6.8GHz 更改为6.8025GHz、因此这是一个非常短的斜坡、但这些2.5MHz 内的相位关系需要是确定性的、不能是随机的。

在整个斜坡中、相位关系需要是确定性的(它不需要在多个斜坡之间保持相位一致)、您是否可以向我推荐器件？

谢谢 Nikolaus  

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Nikolaus、您好！

    LMX2594可能支持此频率斜升、需要澄清几个问题。

    您说斜坡开启0.1s、而斜坡速率为2.5MHz/s 这意味着、在0.1秒内、频率变化仅为250kHz。 是这样吗？

    只要相位检测器频率为1MHz、就可以实现0.1s 斜坡时间、因此带内相位噪声将会很差。 您是否有相位噪声或抖动要求？

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    感谢您的回复、速度将为每秒25MHz 、因此在0.1秒内、我们将覆盖2.5MHz -很抱歉造成混乱。

    是的、我们有相位噪声要求(6.8GHz 时)：

    偏移(Hz)           PN (dBc/Hz)

    --------------------------------------

    1-57.0                              

    10-86.0                           

    100-95.0                         

    1000-105.0                      

    10000                   - 110.0

    100000                -110.0

    1000000-110.0               

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Nikolaus、您好！

    鉴于相位噪声要求、我们无法使用 LMX2594的频率斜升函数。

    回到基本模式、我们可以斜升参考时钟频率或更改 PLL N 分频器以斜升输出频率。

    在以下配置中、我们可以将小数分子一次递增1。 这需要对单个寄存器进行编程。 通过这种方式进行50次编程、我们可以将输出斜升2.5MHz。  

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel、感谢您的帮助、LMX2492如何？ 这是一个选项吗？

    谢谢 Nikolaus

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Nikolaus、您好！

    LMX2492支持外部斜坡触发信号、因此对 FPD 没有限制、我们可以打开宽环路滤波器以降低带内噪声。 不过、PLL 噪声是一个位裕度。

    在10kHz 和100kHz 偏移时、PLL 噪声分别为-102dBc/Hz 和-108.6dBc/Hz。

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    HY Noel、

    这是一个有趣的选择。 您是否也获得了较低频率的噪声数值？

    谢谢 Klaus

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Nikolaus、您好！

    低于10kHz 偏移时、相位噪声通常由参考时钟决定。

    总之、对于 FYI、 在6.8GHz 输出下、PLL 噪声分别在100Hz 和1kHz 偏移时为-83.3dBc/Hz 和-93.3dBc/Hz。

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel、感谢您提供更多信息。 我们非常渴望获得该系统、因为它的性能非常出色。

    我们模拟了 LMX2492对所需斜坡的响应、但又提出了两个问题：

    遗憾的是，我找不到方法来检查 VCO 在斜坡期间是否保持锁定–您能回答这一问题，还是可以在仿真软件中检查相位？

    软件突出显示的另一个潜在问题是杂散(由于小数 PLL、当输出频率不是基准的整数倍时)。

    下图看起来很糟糕、您认为这是正确建模的吗？

    感谢您的持续支持、Klaus

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Nikolaus、您好！

    PLL SIM 不提供锁定状态信息、该工具主要用于设计环路滤波器和仿真环路性能。  

    在斜坡期间、芯片的斜坡引擎将改变分数分子、这将使 PLL 在分数通道中运行。 因此、相位噪声或杂散可能会增加。  

    PLL Sim 可以很好地对杂散频率进行建模、但杂散电平是理论值、仅供参考。 实际杂散水平在很大程度上取决于芯片布局和封装、我们无法针对这些因素创建仿真模型。