This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594:基准相位噪声对总噪声的影响

Guru**** 2558450 points
Other Parts Discussed in Thread: LMX2594

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/874613/lmx2594-influence-of-reference-phase-noise-on-total-noise

器件型号:LMX2594

大家好、

 如果我知道我的基准相位噪声,我如何估计环路带宽内的 PLL 输出相位噪声?我的 PLL 为 lmx2594。

根据 dean 的 PLL 手册、我知道有许多块会影响 PLL 噪声、例如输入缓冲器、多路复用器、R 分频器、PFD 和电荷泵。计算 输出相位噪声太复杂、因为我必须将所有这些噪声加在一起。 是否有一个简单的估算公式?

 谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、

     从 lmx2594 EVM 说明第17页、我看到有一条注释说、从 PLL 噪声降低10dB 会导致噪声升高0.4dB、这是如何计算的?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、

    请使用 PLL SIM 进行仿真。 您可以将参考时钟的相位噪声上传到此工具、以使仿真更加精确。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!

     是的、我已经使用 PLL 仿真进行仿真、我可以看到所有器件都会影响图中的输出相位噪声。在这里、我想量化每个器件的贡献。您是否有理论推导来获取图?

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    PLLatinum Sim 基于我的 PLL 手册、实际上是在第五版的同时开发的。  这些推导在 PLL 手册中。

    10 dB 下的注释产生的0.4dB。

    Noise_PLL = x dB

    Noise_OSC = x-10dB

    Noise_total = 10*log ( ^μ^(Noise_PLL/10)+μ V (Noise_OSC/10)  )

    = noise_pll + 10*log (1 + 10^(-10/10))= noise_pll+0.41

    此致、

    Dean

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean 和 Noel:

     非常感谢! 我已经把你的书放下、打印出来、以获得更好的研究结果。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean:

       我的计算有问题。我计算的值  与计算出的软件(pllatinum sim)不一致。我不知道哪里 出错了。我的计算过程如下:

       我^^以下公式计算 PLL_Noise_total (offset)=10*log (10 μ s (PLL_Noise_flat-10)+10 μ s (PLL_Noise_1/f (offset))。

    PLL_Noise_flate=PLL_FOM+20*log (Fvco/Fpfd)+10*log (Fpfd/1Hz)和 PLL_Noise_1/f (offset)=PLL_Flicker_norm+20*log (fCO/1GHz)-10 * log (offset/10kHz)

    PLL 为 lmx2594、因此 PLL_FOM=-236dBc/Hz、PLL_闪烁 正常=-129dBc/Hz。然后我可以通过 下面的公式获得 PLL_Noise_TOTAL (OFFSET)值:100Hz:-87.41dBc/Hz;1k:-0781dBc/Hz;98.9dBc/Hz:100dBc/Hz

      振荡器(368.64M)参数如下:100Hz:-93dBc/Hz;1k:-119dBc/Hz/Hz;10k:-133;100k:-138dBc/Hz。

     VCO 输出为12000Mhz、振荡器缩放(20*log (FPD/oscin))时 、我可以得到振荡器相位噪声、如下所示:100Hz:-62.748dBc/Hz; 1k:-88.748dBc/Hz;10k:-102.748dBc/Hz;100k:-107.48dBc/Hz。

      我的环路滤波器带宽为200kHz、因此我认为环路内的相位噪声由 PLL_Noise_total 和 oscin 噪声决定。因此我将它们相加以获得100Hz 至100k 偏移相位噪声。但我计算的值  与计算得出的软件(PLL sim)不一致。 计算出的软件比我的计算要好很多。我不知道是什么问题。我的计算是否有问题?

    非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好。

    还必须考虑环路滤波器效应。 建议阅读 AN-1879以了解详细信息。  http://www.ti.com/lit/an/snaa062a/snaa062a.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!

    我仔细检查了我的计算结果与计算出的软件、我发现10K 内的计算值与软件仿真值非常一致、 100k 和更高版本之间存在差异。我 发现 我没有考虑到100K 时 VCO 的影响。 12G 时 VCO 和 PLL 的噪声是等效的。因此还有另一个问题。 从软件的角度来看、100k 时 VCO 的噪声为-113.53657dbc/Hz、我不知道如何 实现这一点?从数据表中、12G 时 VCO 的噪声约为-103dBc/Hz。 目前我对该偏移有疑问。

    谢谢。