• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 86 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE913：SCL/S2和 SDA/S1引脚 II 的绝对最大额定值

admin
Guru**** 2391415 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/882351/cdce913-absolute-maximum-ratings-for-scl-s2-and-sda-s1-pins-ii

器件型号：CDCE913

您好！

 

根据以下 E2E 主题、即使 SCL 和 SDA 可耐受3.3V 电压、但不建议在 VDD = 0V 时驱动输入。

 

https://e2e.ti.com/support/clock-and-timing/f/48/p/769394/2845927?tisearch=e2e-sitesearch&keymatch=CDCE913#2845927

 

我的客户不直接驱动3.3V 电平的 SCL 和 SDA、希望通过1k 欧姆电阻器将其上拉至3.3V。

在这种情况下、当 VDD = 0V 时、3.3V 上拉电压轨可以上电？

 

此致、

 

希拉诺

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Kazuhiko、

    通常、不建议在器件未加电时将 GPIO 引脚拉高。

    此致、
    Hao