This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE925:可能的最低抖动输出

Guru**** 2381920 points
Other Parts Discussed in Thread: CDCE913, CDCE925, SRC4392, CLOCKPRO, LMK03328
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/880512/cdce925-lowest-possible-jitter-output

器件型号:CDCE925
主题中讨论的其他器件:CDCE913SRC4392CLOCKPROLMK03328

你(们)好。

我们要求生成两个必须锁定到10MHz 输入时钟的低抖动主音频时钟。

频率为24.576MHz 和22.5792MHz。 我们选择的解决方案是 CDCE913来产生27MHz 频率、然后馈入 CDCE925来产生两个音频时钟。

该解决方案运行良好、因为产生的频率精确到0ppm、但在特定场景中使用合成时钟时、我们遇到了 AES 收发器(SRC4392)的问题。 在 SRC 芯片中使用设置完全相同的替代时钟源可以正常工作、但使用 CDCE925的合成时钟不能正常工作。

通过使用"扫描"查看合成时钟上的抖动、10MHz 输入具有大约3ns 的抖动、CDCE925的24.576MHz 输出接近12ns。

我们已经使用 ClockPro 提供的值对两个时钟同步芯片进行了编程。 并且除了输出抖动之外、芯片的运行没有问题。

是否可以通过 CDCE925执行任何操作来提高抖动性能? 否则、您能建议更好的解决方案来生成这些时钟吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    如果这些设置是从 clockpro 软件生成的、那么我担心减少抖动没有太多的工作要做。 LMK03328的性能要好得多。 它还具有太多 PLL。

    此致、
    Hao