[参考译文] CCS/LMK03328：如果 PLL1和 PLL2之间的设置相同

admin

Other Parts Discussed in Thread: LMK03328

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/878879/ccs-lmk03328-in-case-of-the-same-setting-between-pll1-and-pll2

器件型号：LMK03328

工具/软件：Code Composer Studio

大家好

如果我们问 LMK03328、您会介意吗？

是否可以确认附件文件？
e2e.ti.com/.../20200210_5F00_LMK03328_2700_s-setting.pdf

此致、

大田松本

5 年多前

0 admin 5 年多前

TI__Guru**** 2394275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotaka、您好！

绝对不建议将两个 VCO 设置为相同的频率、也不必要、因为这两个 PLL 是并联的、因此没有理由将2个 VCO 设置为相同的频率。相反、只需要一个 PLL；另一个 PLL 可断电。

此致、
Hao

0 admin 5 年多前

TI__Guru**** 2394275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hao San

非常感谢您的回复！

绝对不建议将两个 VCO 设置为相同的频率、也不必要、因为这两个 PLL 是并联的、因此没有理由将2个 VCO 设置为相同的频率。相反、只需要一个 PLL；另一个 PLL 可断电。
->当然，客户不会以相同的频率配置两个 VCO 的设置。
我们想知道的是影响(杂散、噪声和相位裕度)。

TICSPOR 警告说、不建议对两个 VCO 使用相同的 VCO 频率。
作为我们的问题、
问题1. 如果您不遵循此警告、性能会降低什么以及降低多少？
问题2. 为了满足此指南、建议使用多少频率偏移？

此致、

大田松本

0 admin 5 年多前

TI__Guru**** 2394275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hao San

我们想您的工作非常繁忙、但您能否给我们上一次更新的回复？

此致、

大田松本

0 admin 5 年多前

TI__Guru**** 2394275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hirotaka-San、您好、

很难量化它对相位噪声性能的影响。但是、正如 Ticspro 警告中所述、由于 VCO 注入牵引、应避免使用相同的 VCO 频率。您能解释一下这是为什么？在某种程度上不能使用一个 PLL 而不是两个 PLL？

如果两个 VCO 频率彼此接近、则一个杂散偏移频率将是两个 VCO 的频率差。建议将两个 VCO 分开至少20MHz 并尽可能远。请使用 Ticspro 中的向导并选择具有最高"分数"的选项。

此致、
Hao

0 admin 5 年多前

TI__Guru**** 2394275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Hao San

非常感谢您的回复！

作为我们问题的背景、我们建议至少分离两个 VCO。
当然、客户不使用相同的 VCO 频率。

此致、

大田松本

0 admin 5 年多前

TI__Guru**** 2394275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我明白了。如果您有其他问题、请告诉我。

此致、

Hao

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] CCS/LMK03328：如果 PLL1和 PLL2之间的设置相同