This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE913:锁定稳定性

Guru**** 2390755 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/871177/cdce913-lock-stability

器件型号:CDCE913
主题中讨论的其他器件:CLOCKPRO

您好!

锁定稳定性是否取决于 PLL 设置?

详细说明、以下设置是否具有锁定稳定性推理?;

fin = 27MHz、N:3120、M:507、Pdiv:5、fout = 33.23MHz

fin = 27MHz、N:80、M:13、Pdiv:5、fout = 33.23MHz

fin = 27MHz、N:3323、M:450、Pdiv:6、fout = 33.23MHz

此致、

Kuramochi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kuramochi、

    只要分频器值给出了正确的频率并且 VCO 频率在 VCO 范围内、就不应存在差异。 我自己没有计算这一点、但计时器向导(此器件的 GUI)给出 M = 450、N = 3323、VCO = 199.38MHz。 因此、至少这个应该是正确的答案。

    此致、

    Hao