• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 214 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2531：冷启动时的 FTEST/LD 引脚输出类型

admin
Guru**** 2386600 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/890515/lmx2531-ftest-ld-pin-output-type-at-cold-start

器件型号：LMX2531

您好！

 

在冷启动时、在所有 VCCDIG、VCCVCO、VCCBUF、VCCPLL 和 CE 获得3.3V 电压后、在初始化序列(第1个 R5初始化1访问)之前、数据表的表11中 FTEST/LD 引脚可以是什么输出类型？

输出类型是确定的、还是表11中的任何一个？

 

我的客户发现 FTEST/LD 引脚 有时处于高电平、有时处于低电压、有时处于中间低电压、可能会受到连接的 FPGA 的影响。

 

此致、

 

希拉诺

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

     

    我提到 Vcc 和 LD 获得3.3V、这是错误的。

     

    它的肩是右的3.0V。

     

    此致、

     

    希拉诺

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hirano-San、

    Vcc 上电后、如果内部寄存器成功获得 POR、则 LD 引脚是器件默认禁用引脚。  

    在室温下 Vcc 加电后、LD 引脚状态是否确定？ 如果应用了复位(第一个 R5初始化)、状态是什么？

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、

     

    感谢您的回答。

     

    不可以、就在 Vcc 加电之后、但在第1个 R5初始化之前、LD 引脚状态在我的客户处是不确定的。

    然而、在第1个 R5初始化之后、LD 引脚在 PLL 被锁定时变为低电平并变为高电平。

     

    我的客户只想知道 LD 引脚的状态是否在第1个 R5初始化之前是确定的。

    因此、您的答案似乎不是确定性的、可能是数据表中表11中的任何内容。

    我的理解是否正确？

     

    此致、

     

    希拉诺

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hirano-San、

    是的、看起来 POR 不成功、所以 Vcc 上电后、LD 状态不是确定性的。 我们可以忽略第一个 R5初始化之前的引脚状态。