This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2595:原理图审阅

Guru**** 2846580 points

Other Parts Discussed in Thread: LMX2595

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/967192/lmx2595-schematic-review

器件型号:LMX2595

尊敬的先生/女士:

请查找随附的 LMX2595 (PLL)原理图、敬请检查并提供宝贵的反馈。

我们使用的是单个 LMX2595、并且不需要吸入多个 LMX2595。 让我们知道 RAMPDIR、 RAMPCLK、 SYSREFREQ 和 SYNC 引脚需要完成的工作和功能。

我们需要一个单端通道输出。 那么、让我们知道需要使用 RFoutB 做什么。 我们可以保持未连接状态或需要提供偏置的引脚。 请检查 RFoutA 连接原理图(RFoutA 偏置并以50欧姆端接)。 如果我们使用平衡-非平衡变压器进行差分到单端 转换、我们将获得任何优势。

e2e.ti.com/.../T_2D00_EXT_2D00_RFMW_2D00_2146_2D00_MCU-_2600_-PLL_2D00_SCH_2D00_R0V00.pdf

谢谢、此致

Vamsi Krishna

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Vamsi、

    一般来说、这看起来是一个很好的策略。  请参阅以下注释:

    此致、
    Dean

    让我们按"引脚组"浏览:

    VCC 引脚:

    看起来不错

    OSCin 引脚:

    看起来不错。  您有足够的组件来适应任何场景。  使用电感器时、请注意、如果您将 OSCin 信号的压摆率降低得太高、则会降低相位噪声和杂散。

    RAMPDIR、RAMPCLK、SYSREFREQ 和 SYNC 引脚

    对于这些引脚、您可以浮动或将其接地(如果不需要); 它们都可以在软件中断电。   

    还有其他引脚的布线非常重要、尤其是 RFout 引脚的上拉电阻需要尽可能靠近芯片。  因此、如果您可以通过不布线的方式改进其他位置的布局、请考虑这样做。

    RFoutB

    这靠近 RFoutA、其中布线至关重要、因此如果不使用该引脚、您可能会考虑将这些引脚悬空并关闭芯片电源。

    有些人觉得把这个高电平拉至 Vcc 更舒服、但我觉得这是没有必要的。  但是、即使这样做、您也不需要所有其他花哨的去耦、因为这将始终断电。

    RFoutAM

    对于互补端、芯片希望看到与 RFoutAP 类似的负载。  它不一定是完美的、但如果它非常不匹配、这将导致非常高的谐波。  因此、您所做的工作似乎非常合理。  请注意、由于 RFoutAP 的布线至关重要、而上拉 R26的放置对于靠近芯片至关重要、因此您可以牺牲 RFoutAM 的布局来改善 RFoutAP 的布局。  例如、我能够通过在顶层直接布置 RFoutAP 布线来提高单端输出功率、但通过过孔将 RFoutAM 放置在底部。  我们用于 LMX2595的 EVM 通过对 RFoutAP 和 RFoutAM 进行同等处理来牺牲单端输出功率。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    海先生,

    谢谢你的答复,我还有几个问题。  

    您能解释 一下 RAMPDIR、RAMPCLK、SYSREFREQ 和 SYNC 引脚的使用时间和位置吗?

    我将对  RFoutBP 和 RFoutBM 进行解偏置、并以50欧姆的电阻结束(我不想使用此通道)。

    此致、

    Vamsi Krishna。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Vamsi、

    RAMPDIR 和 RAMPCLK 仅在需要斜坡时使用。 请参阅数据表的"7.3.14斜升功能"部分。

    SYSREFREQ 用于生成 SYSREF 信号。 该引脚的使用因 SYSREF 模式(中继器/脉冲/连续)而异。 数据表的"7.3.15 SYSREF"部分介绍了 SYSREF。 "7.3.15.3示例"一节说明了这些模式之间的差异。

    最后、SYNC 用于在器件的输入和输出之间创建确定性延迟。 请参阅"7.3.11相位同步"。 有时 PLL 会进行固有同步、无需使用 SYNC 引脚。 "图33. 确定同步类别"是一种快速了解是否需要 同步的方法。

    谢谢、

    Vibhu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的先生:

    我将对  RFoutBP 和 RFoutBM 进行解偏置 、并以50欧姆的电阻结束(我不想使用此通道)。 我可以吗?

    此致、

    Vamsi Krishna。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Vamsi、

    您只需将 RFoutBP 和 RFoutBM 引脚保持悬空、并使 OUTB_PD = 1。