[参考译文] LMK04828BEVM：LMK04828 EVM 测试

您好、Meng Liu、

如果将输入更改为 PLL1或 PLL2、则需要确保 VCXO 和 VCO 频率共享最大的共模分频器(GCD)频率、并且所选配置的环路带宽是稳定的。 例如、如果您尝试锁定25MHz 基准和122.88MHz VCXO 的 PLL1、相位检测器频率必须为40kHz、这意味着 R 分频器必须为25e6/40e3 = 625、N 分频器必须为122.88e6/40e3 = 3072。 PLL1的默认配置相位检测器频率为1.024MHz、环路滤波器组件经过调优、可在此相位检测器频率下提供100Hz 的环路带宽和大约70°的相位裕度。 如果将相位检测器频率更改为40kHz、则必须选择新的环路滤波器组件(在这种情况下、C1 = 68pF、C2 = 3.3nF、R2 = 1.8MΩ Ω 产生的设置大致相同)。 请注意、您可以使用 PLLatinum Sim (PLLATINUMSIM-SW)来仿真 PLL1和 PLL2的不同环路滤波器设置

如果您想从 PLL2生成2500MHz、您有两个选项：

1. 使用频率为122.88MHz 的默认振荡器、将 VCO_MUX 设置为 VCO0、并将 PLL2相位检测器频率降至160kHz 的 GCD 频率(R 分频器768、N 分频器15625)。 您还需要更改环路滤波器、以确保稳定的相位裕度和更低的环路带宽(<1.6kHz)。 相位性能将由 VCO 噪声决定、因为 PLL2通常以更高的相位检测器频率运行、以实现更好的带内噪声。
2. 在断开 VCXO 电源和输出连接后、使用不同的振荡器(例如125MHz VCXO)、或单独使用 PLL2并使用信号发生器驱动 OSCin)。 如果 PLL2基准为125MHz、相位检测器频率也可以为125MHz (R 分频器为1、N 分频器为20)、这极大地提高了 PLL 的相位噪声性能。 125MHz VCXO 还允许 PLL1具有更宽的环路带宽、如果25MHz 源的近端相位噪声比 VCXO 具有更好的性能、这将大有裨益。

您的 E2E 帐户是新帐户、因此我不确定您对 PLL 有多少背景知识。 如果一些背景会对您有所帮助、我们将一些培训视频与音频脚本放在一起、介绍了基本原理：   

此致、