This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/916325/lmk04828-jitter-calculation
大家好、
我想通过 LMK04828 (LMK04828BISQ/NOPB)计算从 LMK 输入到 PLL1输出的抖动。
有什么方法或工具可以实现这一点吗？
我是 ADS54J66的数据时钟和系统参考时钟生成的成员。
为了获得更好的性能、ADS54J66可以承受多大的抖动？
Shivakant、您好！
PLLatinum Sim 是我们通常用于通过 LMK04828和其他 TI PLL 模拟抖动性能的工具。
我将向您推荐 ADC 团队、了解有关其抖动容差的信息。
此致、
e2e.ti.com/.../Clocking-High-Speed-Data-Converters-_2D00_-3_5F00_17_5F00_2013.pptxShivakant、
请参阅随附的有关抖动问题的文档。 基本而言、抖动越少、性能就越好。 本文档将向您展示如何根据时钟抖动计算 ADC 性能。
Jim
您好、Jim、
感谢您的回答。
是否还有任何工具/计算器，我们可以根据输入信号噪声/SNR 和输入基准噪声来计算 ADC SNR 和噪声/抖动？
Shivakant、
Jim 演示的幻灯片15包括抖动计算器工作表工具、该工具可以在给定输入频率、孔径抖动和外部时钟抖动的情况下计算 SNR。 它还可以使用输入频率、孔径抖动和 SNR 向后工作、以计算所需的外部时钟抖动。
谢谢
