[参考译文] LMK04828：将 DCLK 分频器同步到 SYSREF

你好 Jonas、

Q1)如果您所需要的只是与 SYSREF 同步的输出(不需要输入相位与输出相位确定性对齐或类似的方式)、那么只需同步 DCLK 分频器就足够了。

Q2) SYSREF 分频器将始终与 VCO 同步。 在您的应用程序中、它听起来好像不需要同步。

如果您与 SYSREF 分频器连续输出同步、则可能存在一种时序违规、即 SPI 总线在 SYSREF 边沿发生时或单次脉冲发生器仍在复位器件时将 SYNC_DIS#位置为有效。 SYNC_DIS#位的 SPI 置位可能需要几纳秒、并且每个 SYNC_DIS#位的时间可能不同；在非常不幸的情况下、您只能同步部分分频器。

更安全的方法是将 SYNC_MODE 多路复用器设置为引脚、将 SYSREF_MUX 设置为重新计时模式、并使用 SYNC_POL 设置在 SYSREF 边沿切换分频器同步。 如果使用此配置保留 SYNC_1SHOT_EN 设置、则分频器将在设置了 SYNC_POL 的第一个重新计时的 SYSREF 边沿之后开始计数。 如果禁用 SYNC_1SHOT_EN、则分频器将在设置了 SYNC_POL 的第一个重新计时 SYSREF 边沿之后进入复位状态、并在清除 SYNC_POL 的重新计时 SYSREF 边沿之后开始计数。 然后、您可以设置 SYNC_DIS#位、将 SYSREF_MUX 切换回连续 SYSREF、并将 SYNC_MODE 设置为禁用、而不会因 SPI 写入时序不确定性而导致任何时序违规风险。

此致、

您好 Goran、

是的、如果在寄存器0x144写入生效的持续时间内存在 SYNC 信号、那么将0x144从0x80更改为0xFF 可以相对地去同步 DCLK、 因为对于所有 SYNC_DISx 位而言、从 SPI 写入物理寄存器更改所需的时间不能保证相等。 这就是为什么我建议使用我所执行的同步过程、它使用 SYSREF 分频器为同步输入重新计时、而不是使用连续 SYSREF。 对于连续 SYSREF、不能保证0x144写入在错误的时刻生效、这样即使使用 SYNC_1SHOT_EN 控制、也只会复位一半的分频器。 通过将软件同步信号重新计时到 SYSREF 分频器、只要您等待一个完整的 SYSREF 时钟周期、在0x144写入生效时、始终可以保证同步信号的状态为关闭。

此致、