大家好、
我尝试使用 LMK04821 SYSREF 时钟来生成低抖动方波来驱动 LMG1020。 这不是时钟应用、而是图形发生器。 下面是 HSDS 8mA 和直流耦合的输出波形。 逻辑高/低电压电平不足以驱动 LMG1020、我想使高电压更大、低电压更小。 我可以通过电阻端接实现它吗？ 我尝试使用 HSDS 8mA 的3.5k Ω 端接、以获得以下结果。 或者、我们是否有任何可以将输出转换为单端 CMOS 的电平位移时钟缓冲器。 延迟和附加抖动越小越好。
我在此连接 LMG1020的输入阈值。 LMK04821的数字/模拟延迟精度比 FPGA 高得多、因此我尝试通过这种方法来驱动 LMG1020、取代 FPGA。
谢谢。
您好、Jerry、
如果可能、我建议改用 LMK04832。 LMK04832还可以生成100kHz SYSREF、9/14输出支持单端或差分3.3V CMOS。
如果 LMK04832不是可选的、您可以改用将 LVPECL 1.6V 交流耦合到平衡-非平衡变压器中、并将平衡-非平衡变压器的共模电压偏置为2V。 根据平衡-非平衡变压器阻抗和匝数比、只要平衡-非平衡变压器频率范围允许目标频率和足够的谐波来产生尖锐的边沿、这可能满足所需的信号限制。 请记住、由于波形是交流耦合的、因此波形不会完全平方、 由于交流耦合波的过冲和下冲、实际峰间电压将略高于3.2V (例如、在 Falstad 电路仿真器的帮助下、 输出波形将为 sqrt (2)* 1.6V (变压器匝数比)、但实际上由于过冲和下冲而低于3.2V)。
如果只需要 LMK04821的一个输出、您还可以使用反馈多路复用器通过 OSCout 端口路由 SYSREF 输出。 LMK04821 OSCout 支持单端 CMOS。
此致、
谢谢、Derek。
我看到 LMK04832的 VCO0为2500MHz、SYSREF 分频器最大值为8192 我只能获得300kHz SYSREF 输出。 相反、LMK04821具有一个 VCO 分频器。 我在这里连接了 LMK04821的 TICS Pro 设计。
e2e.ti.com/.../lmk04821_2D00_100kHz.tcs
您可以看到 VCO 分频器的输出为500MHz、因此我可以在两个100kHz CLKouts 之间获得精确的2ns 相位延迟、如下图所示。 这就是我的意思。 我不确定平衡-非平衡变压器会增加多少延迟和抖动、因此我认为高性能电平位移时钟缓冲器可能有助于转换到 CMOS 电压电平、而不会产生太多额外的延迟和抖动。
我看到 LMK04832可以将 CLKin1直连到 SYSREF 分频器、绕过 PLL 和 VCO。 这可能是 CMOS 输出的解决方案。 (*^^*)
谢谢。
您好、Jerry、
通常、我不建议尝试使用两个单独的电平转换器/CMOS 缓冲器、因为与通道间偏移(几十皮秒)相比、器件间偏移可能会有很大的变化(通常为几百皮秒)。 对于精确脉冲时序非常关键的 LMG1020、器件间差异可能大于可接受的范围。 如果您仍想尝试使用电平转换器/CMOS 缓冲器方法、LMK00804B 和 LMK00334都是通用输入、CMOS 输出器件。
正如您所观察到的、将 LMK04832设置为100kHz 的唯一方法是使用频率低于集成 VCO 的 Fin 端口。
从技术上讲、LVPECL 端接为50Ω Ω 至2V... 50Ω 干净稳定的3.3V 电源、您可以将 LMK04821 2V-LVPECL 直流端接至低于2V 的戴维南等效电压、这几乎不符合 VIH/VIL 要求： 
此致、
