This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/925211/lmk04828-sysref-device-clock
大家好、
DCLKout 为器件时钟输出、SDCLKout 为 SYSREF/器件时钟输出。 它们之间有什么区别？
此致、 Tom Liu
您好、Tom、
DCLKout 输出为偶数(0、2、4、6、8、 10、12)并且只能输出器件时钟。 器件时钟通常具有更高的频率、并且具有不同的分频器、以便为每个 DCLKout 输出形成多达七个不同的输出频率。 器件时钟路径还包括针对每个单独器件时钟频率的延迟控制。
SDCLKout 输出为奇数(1、3、5、7、9、 11、13)、并且可以根据 SDCLKoutY_MUX 的选择输出器件时钟或 SYSREF 分频器输出。 如果 SDCLKoutY 选择器件时钟作为源、它将选择为 DCLKoutX 生成的器件时钟、其中 X = Y-1 (例如：SDCLKout1可以输出与 DCLKout0相同的器件时钟)；相同的器件时钟延迟将同时应用于 DCLKoutX 和 SDCLKoutY。 如果 SDCLKoutY 选择 SYSREF 分频器作为源、则输出频率将是 SYSREF 分频器输出频率。 选择 SYSREF 作为源的所有输出将共享 SYSREF_DDLY 延迟、并且也可以针对每个 SYSREF 源路径独立控制本地模拟和数字 SDCLKoutY 延迟。
从功能上讲、器件时钟始终是连续的。 SYSREF 时钟可以是连续的或脉冲的。 为 JESD204B 定义了器件时钟/SYSREF 关系作为同步标准、如 需更多信息、请参阅 SLAP161 JESD204B 概述。
此致、
