This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK03328:在 LMK03328更改 PLL2寄存器设置期间、PLL1的丢失锁定行为

Guru**** 2390755 points
Other Parts Discussed in Thread: LMK03328

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/920197/lmk03328-loss-lock-behavior-at-pll1-during-pll2-register-setting-change-with-lmk03328

器件型号:LMK03328

大家好、

我的客户正在使用我们的 LMK03328、并想向您咨询如下用户案例。

当前在正常切换到模式1 (设置附件等文件)时遇到的问题、

e2e.ti.com/.../normal.txt

e2e.ti.com/.../mode1.txt
更改的唯一设置是调整与 PLL2相关的设置、
但是、您仍然会看到显示解锁现象的 PLL1状态(紫色通道、如下所示)、
并使原始输出时钟中断一段时间(下图中的黄色通道)、
设置过程:PLL2断电使能-> PLL2和分频器设置-> PLL2断电禁用

我们想咨询您 、LMK03328内的 PLL1和 PLL2是否都是不会相互影响的独立通道? 如果是、在切换 PLL1和 PLL2时、应遵循哪些设置程序来避免相互影响?

还想咨询您、是否有任何建议的相位裕度范围来确保 PLL 的稳定性? 感谢你的善意帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Fengbin、

    我的同事明天会回来。

    此致、
    Hao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Feng、  

    PLL1和 PLL2应该是独立的。 如果只对一个进行更改、我不会期望另一个更改受到影响。 除非您无意中也在更新另一个设置的某些设置、否则当您尝试更新其中一个设置时、会导致其重新校准。  

    您是否有.TCS 文件用于常规-->模式1的以下更改? 当前导入的十六进制寄存器显示了一些不正确的数据、这很可能与更新 XO 频率有关、因为它显示的 VCO 为10GHz。  

    因此、请提供初级基准、次级基准频率、倍频器/r 分频器设置、在正常运行时、什么是 VCO 频率(假设为5GHz)并被锁定到大概的初级基准?  

    现在、当您切换到模式1时、您要尝试执行什么操作?  

    -为 PLL2断电  

    -更新 PLL2分频器设置,该输出分频器和 VCO 分频器是否正确?  

    -为 PLL2加电  

    在整个过程中、不会对 PLL1造成干扰、对吧? 在设置过程中、它显示 PLL1解锁(紫色)、甚至在 PLL2输出之前(黄色停止切换)。 这仅在状态通道上进行监控、实际输出(来自 PLL1)在做什么?  

    谢谢、此致、

    Amin  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amin:

    这是弗兰克。 Ben 的账户转账给我。 让我跟进这个问题。

    "PLL1和 PLL2应该是独立的。 如果只对一个进行更改、我不会期望另一个更改受到影响。 除非您无意中也在更新另一个设置的某些设置、否则当您尝试更新其中一个设置时、会导致其重新校准。 "

    =>可以知道哪个寄存器会影响 PLL1吗? 所以、我可以检查它。

    "您是否有.TCS 文件用于常规的以下更改->模式1?  

    => TCS 文件作为附件。

    e2e.ti.com/.../mode1.tcse2e.ti.com/.../normal.tcs

    因此、请提供初级基准、次级基准频率、倍频器/r 分频器设置、在正常运行时、什么是 VCO 频率(假设为5GHz)并被锁定到大概的初级基准? "
    "-更新 PLL2分频器设置、这个输出分频器和 VCO 分频器吗? "

    =>请查看下面的内容。

    Mode1输入 setting.png

    mode1输出 setting.png

    正常输入 setting.png

    正常输出 setting.png

     

    "在整个过程中、不会对 PLL1产生干扰、对吧? 在设置过程中、它显示 PLL1解锁(紫色)、甚至在 PLL2输出之前(黄色停止切换)。 这仅在状态通道上进行监控、实际输出(来自 PLL1)在做什么? "

    =>正确,无干扰。 PLL1输出时钟是视频 ASIC 的参考时钟

     

    BR、

    弗兰克

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Frank、  

    感谢您提供.TCS 文件。 这样我就可以加载到 TICSpro 中并了解我要查看的内容。  

    那么、第一个问题是、它们是如何在正常模式到模式1之间切换的? 它们是否会从.txt 文件中重新加载寄存器更新中的所有内容? 因为这不是必需的。 由于它们将 PLL2更改为上电、并将某些输出上的多路复用器选择更改为 PLL2、因此它们只需写入这几个寄存器即可。 我比较了.txt 文件、并注意到以下这些差异是有意义的:  

    R34 28h 至 a8h -将输出2多路复用器选择更改为 PLL2

    R37 14h 至54h -将输出4路复用选择更改为 PLL2

    R43 14h 至54h -将输出7多路复用器选择更改为 PLL2  

    更改为 R51 (PLL2输入选择)和 R54 (PLL2 Rdiv)-这将使我进入下一阶段、如果 PLL2在正常模式下断电、为什么需要更新 PLL2设置? 从 Mode1开始并仅将 PLL2断电(并更改输出多路复用器选择)以将其作为起点不会更容易?  

    我注意到的下一件事是、PLL2 PDN R71[0]没有显示.txt 文件之间的差异、但它应该有所不同、因为.TCS 文件显然已关闭 PLL2。 因此、这里似乎还有其他一些东西。  

    我们是否可以让它们运行此测试、从模式1开始、只写入 R71[0]来关闭 PLL2电源、确认 PLL1的输出没有干扰、而 PLL2的输出现在不显示时钟。 然后再次写入 R71[0]、并确认 PLL2重新打开而不会出现任何问题。  

    如果这按预期工作、则只需关闭 PLL2电源并将这3个输出上的输出多路复用器选择更新为 PLL1、即可从模式1创建新的"正常"配置。 这是新的"正常"映像或开始配置。 要进入模式1、只需更新这4个寄存器。  

    谢谢、此致、Amin  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amin:

    客户发现 PLL1在设置 R50时失去锁定。

    例如、将 R50从0x9f 设置为0x9f 或将0x9f 设置为0x9b 或将0x9b 设置为0x9f。

    您是否知道避免这种情况的原因和正确的设置流程?

    BR、

    弗兰克

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Frank、

    1、仔细检查 SECREF 设置。

    如果采用27MHz XTAL、则无需检查术语位。

    2、如果重写 R50仍然 使解锁发生、则可能是基准检测器电路导致的。

    电路需要一些时间 来验证 基准是否有效。

    禁用参考探测器、或不重写 R50。