This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828:SPI 不工作

Guru**** 2548620 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/931139/lmk04828-spi-not-working

器件型号:LMK04828

您好!

我在定制电路板的设计中使用了 lmk04828b、为 OSC 引脚提供了100MHz 时钟。 我已经有 lmk EVM 套件。 当通过给定套件部分的电缆通过汽车专业版启动时、我们定制板中的 Lmk 不起作用。 我已经检查了板载复位、它通过10k 拉低。

我们提供的 OSC 时钟从 OSC 流出 lmk、因此 lmk 的时钟输入似乎正常。

我们尝试通过三线制 SPI 对器件进行编程、dclk/sdlk 不会产生时钟。

此时、我不知道要检查什么。

我们没有使用 clk SEL 引脚、它保持开路。

在 CP 输出端、我们测量的是1.8V

当我们进行探测时、对芯片和来自专业技术人员的控制进行偏置似乎是可以的。

请帮助。

此致、

Rajesh Khanna。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rajesh、

    感谢您的初始调试工作。

    您的输出是否可以保持同步?  这取决于编程、但也可以是引脚6 SYNC/SYSREF_REQ 的函数。  我的理解是 POR 默认值、该值应为低电平以允许输出。

    在 POR 上、您还应该在 CLKout4/6/8/10上看到~315MHz LVDS 信号。  你看到了吗?  上述 SYNC 引脚可能会关闭这些输出。

    --

    您是否测试了多个电路板?

    当您认为来自 TICS Pro 的控件似乎正常时,您正在探测 SCK、SDIO 和 CS*并确认时钟、数据和芯片选择是否符合预期?

    要确认独立于时钟输出的编程、您能否切换掉电并检查器件的电流消耗是否发生变化、或者...

    -断电->寄存器0x002 = 0x01
    -上电->寄存器0x002 = 0x00

    或在低电平和高电平之间对 PLL1_LD_TYPE 进行编程(导致 Status_LD1引脚变为低电平/高电平状态)。

    -低电平-->寄存器0x15F = 0x03
    -高电平-->寄存器0x15F = 0x04

    73、
    Timothy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Timothy、

    感谢您的输入、我想我们可以排除芯片故障。

    第一

    最初、我们 通过电阻器将 SYNC 拉至高电平、现在我们已将其移除。

    根据您的建议、  我们在 CLKout4/6/8/10处获得了大约319-315 MHz 的 LVDS 信号。  

    2

    我们最初仅组装了一个电路板。

    3号

    我们将尝试第三个建议、检查编程方面并返回给您。

    此处、通过附加参考原理图。CS、SDIO 和 SCLK 通过从 FPGA 串联100E 电阻。


    此致、

    Rajesh Khanna

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、让我知道您的更新是什么。  是否有机会在不久的将来组装另一个电路板?

    此外、您能否重新尝试附加原理图?  我看不到。

    73、
    Timothy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我们发现 CS 线路具有更多噪声。 尝试提供上拉和衰减、以查看它是否可以解决问题。

    请找到 lsch mk。 将在一周内组装另一个电路板。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、请随时向我发布您的进度。  如果您可以的话,还可以附上使用 SCLK、SDIO 和 CS*线路进行寄存器编程的示波器图。

    73、
    Timothy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢你的帮助。 对其进行寻址。 我们能够使器件正常工作。

    我现在还有一个问题。 根据我们的设计、我们将在器件上获得所需的时钟输出。

    PLL1和 PLL2的锁定输出未输出。 寄存器设置如下

    0x15F - 0x0B

    0x16E-0x13

    进行测试

    0x15F - 0x04 -- LED 在外面亮起

    0x16E - 0x04 - LED 不亮。

    请提供任何建议。

    此致、
    Rajesh Khanna

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rajesh、

    我假设在0x1F5 = 0x04和0x1F5 = 0x03之间切换会导致 LED 打开和关闭?

    如果 LED 阴极 接地、阳极连接到 Status_LD2输出引脚(使用适当的限流电阻器)、则0x16E = 0x04应导致 LED 亮起。   如果 LED 发生翻转、则 LED 状态将为关闭。  在0x16E = 0x04和0x16E = 0x03之间切换是否会导致 LED 打开和关闭?

    正如我所理解的、您的测量值会锁定和开启频率... 现在您正在对器件进行编程、您能否确认 CPout1和 CPout2电压处于中心位置?

    PLL1的相位检测器频率是多少?  如果相位检测器频率非常低、某些 VCXO 的输入阻抗会导致足够的泄漏、使器件认为它未锁定、因为电荷泵必须非常努力地工作才能使其保持在频率上。

    您能否确认相位检测器频率以及 PLL1_WND_SIZE 和 PLL2_WND_SIZE 值?  这些寄存器位于 PLL 下的用户控制页面上。  如果您的 PLL1相位检测器频率较高、则可能需要减小 PLL1_WND_SIZE。  PLL2_WND_SIZE 应为= 2 (3.7ns)。

    73、
    Timothy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Rajesh、

    我们一段时间没有收到您的消息、因此我现在将该线程标记为已解决。 如果您仍需要帮助、请告知我们。

    此致、