This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6214:负载电容说明

Guru**** 2810285 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/945925/cdce6214-load-capacitance-clarification

器件型号:CDCE6214

您好 CTS 团队、

我需要对应用手册进行一些澄清;对于负载电容、给出的公式如下;  

 CL = CL1/2 + CINT_L1/2 +杂散

CL 是负载电容;根据晶振规范,这是18pF
CL1是外部负载电容器–当前为10pF
CINT_L1是器件中编程的内部电容–设置值为4.4pF
杂散约为。 通常为3pF。


使用公式;10/2 + 4.4/2 +3 = 10.2pF
 

查看在 IP_XO_CLOAD 寄存器中编程的 CINT_L1;

  1. 给出的说明是、编程值是两个内部负载电容器的总和?
    这是否意味着我不会按照公式的建议将其减半?
  1. ‘到‘0 μ F 的值仍然包括3pF 的电容、这个设定的值似乎也允许 CSTRAY 电容3pF–在 TICS GUI 中进行了说明。


此致、
Kris

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kirstoffer、

    1. 我相信您是正确的、您不必将 CInt 集除以 IP_XO_CLOAD。
    2. 是的、设置 IP_XO_CLOAD = 0会禁用内部负载电容器。 引脚和封装电容仍然增加3pF、这将在上面的公式中被包含为杂散电容。 然后、对于每个寄存器值的增量、IP_XO_CLOAD 可以以~0.2pF 的步长增加 CINT_L1/2。

    谢谢、

    Vibhu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kristoffer、

    描述未同步、因为在发布 AppNote 时、Ticspro 中的负载电容用单端值进行了描述。 因此、电流 Ticspro 负载电容已经减半、因此不再需要除以2。 3pF 实际上是内部负载电容(电路固有电容+引脚电容)。 它不包含 PCB 杂散电容。

    此致、
    Hao