This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK01000:关于 Fclkin 和 Divide

Guru**** 2511415 points
Other Parts Discussed in Thread: LMK01000

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/937144/lmk01000-about-fclkin-and-divide

器件型号:LMK01000

大家好、

  从数据表中可以看出、它们之间的关系如下:

但是、当我测试 LMK01000演示时、Fclkin=1474.56M、并且分频器设置为4、它也可以工作。

那么 、哪一个是正确的?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、user599213、

    数据表电气特性中的值和限值是唯一得到保证的额定值。 在某些甚至大多数器件上、大于2的分频器值可能适用于 Fclkin > 1300MHz、但不保证在所有 PVT 工作条件下都能正常工作。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek:

     我还有一个问题:数据表中的引脚2/9/10/32是 NC 引脚、但在 EVB 用户指南原理图中、这些引脚是连接的。如果在原理图设计中这些引脚中仍然是 NC、有没有问题?

    数据表和用户指南之间的差异如下:

    数据表:

    lmk01000 EVB 板用户指南:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的用户:5959213、

    LMK01000芯片用于其他功能更丰富的产品、因此我们的评估板也可能设计用于对这些功能进行内部验证。 但是、在 LMK01000中、这些引脚未连接到裸片、并且可以根据偏好保持悬空或短接至 VDD/GND。 如果您将这些引脚保持 NC 在 LMK01000上、则不会有任何问题。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek:

        昨天在电路板上调试 LMK01000时、我的输出出现了一些问题、因此我检查了原理图以查看我的设计是否有问题。

    最后、 结果是一个时序问题、在正确的时序后工作正常。

     非常感谢。