• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 408 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594：参考时钟低频杂散抑制

admin
Guru**** 2560390 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/765657/lmx2594-reference-clock-low-frequency-spur-rejection

器件型号：LMX2594

您好！

客户想知道是否有办法在接近基准时钟时消除基准时钟杂散。

我认为 PLL 不能去除环路滤波器带内的杂散、但如果有一种消除低频杂散的方法、请告知我们。

此致、

渡边俊弘

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Watanabe-San、

    基准杂散通常在环路带宽之外。 例如、如果参考时钟为20MHz、则我们可能会在载波频率+/- 20MHz 处看到一些杂散。
    我假设您讨论的是整数边界杂散(IBS)、它是带内杂散。 您可以尝试使用 MULT 以避免 IBS。 Mult 原理如下： www.ti.com/.../snaa289。
    即使 MULT 理论上可以避免 IBS、由于串扰导致的 IBS 也是我们无法避免或能够减少的。
  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel-San、您好！

    参考时钟通过时钟分配和更长的布线。 如果噪声与布线耦合、那么基波频率为基波频率、我认为由于环路滤波器带内、我们无法消除杂散。

    我们将注意不要发生这种情况、但如果发生这种情况、我们希望知道如何将其删除。

    此致、

    渡边俊弘

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Watanabe-San、

    没错、长布线可能会增加串扰、因此良好的布局可能会有所帮助。
    遗憾的是、芯片内部发生的串扰是我们无法减少的。