This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2572LPEVM:调制采样率下的边带

Guru**** 2380860 points
Other Parts Discussed in Thread: LMX2572LPEVM, LMX2572LP
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/764875/lmx2572lpevm-side-bands-at-modulating-sampling-rate

器件型号:LMX2572LPEVM
主题中讨论的其他器件: LMX2572LP

尊敬的 TI 专家:

我正在与 LMX2572LPEVM 合作、并面临边带、载波偏移在多个调制采样率下的问题。

调制和非调制情况下的输出频谱图片位于附件部分。

工作条件为:

>OSCinP 来自 Reference PRO 板(100MHz)

>FPD = 100MHz、PLL_DEN = 0x44AA2000、FSK_DEV_SCALE = 32、CHDIV = 32

>通过 SPI 从定制主机对 LMX2572LP 进行编程(FSK SPI FAST)

>Modating 采样率= 96KHz

>Modating signal frequency = 1KHz

>预期偏差= 2KHz

>所有其它寄存器都处于复位值

有多个边带与载波的采样率(96KHz)偏移、如何减少边带。

提前感谢。

此致
法塔 A R

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Fathan、

    降低此类杂散水平的唯一方法是使用更高的采样率。 采样率越高、杂散就越小。
    请注意、如果频率偏差较大、杂散水平也会增加。