[参考译文] 相位噪声性能与数据表值不匹配

admin

Other Parts Discussed in Thread: LMX2594, LMX2594EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/797093/phase-noise-performance-not-matching-the-datasheet-values

器件型号：LMX2594

您好！

我已经设计了一个使用 LMX2594的音调发生器。但是、音调发生器的相位噪声性能与数据表性能不匹配。

例如：对于输出功率为2dBm 的3.5GHz 载波、相位噪声性能如下所示

频率偏移	相位噪声(dBc/Hz)
1kHz	98.34
10kHz	102.83.
100kHz	-105.34
1MHz	-113.61

但是、下面给出了数据表性能(LMX2594数据表中的第12页)

频率偏移	相位噪声(dBc/Hz)
1kHz	-106.8
10kHz	-117
100kHz	-119.7.
1MHz	-130.6

相位噪声性能下降的原因可能是什么？

此致、

Karthik

6 年多前

0 admin 6 年多前

TI__Guru**** 2589245 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Karthik、

PLL 输出的相位噪声取决于基准源的质量。数据表数值是使用非常干净的基准(100MHz Wenzel 振荡器)测得的。如果您使用板载振荡器或基准专业器作为基准。在整数模式下、100Hz 至100MHz 的积分抖动可能会达到~100fs。使用非常干净的电源、您可以获得~50fs、如数据表中所示。

此致、
Hao

0 admin 6 年多前

TI__Guru**** 2589245 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Hao、

感谢您的回答。

我还有两个问题。

1.您是否有任何有关 LMX2594EVM 相位噪声性能的文档？

2.对于环路滤波器、最初我使用了与 LMX2594EVM 原理图中使用的环路滤波器组件相同的环路滤波器组件。但是、然后我将最靠近 VCO (C4_LF)的电容器从1.8nF 更改为10nF。这将1MHz 偏移时的相位噪声从大约-113dBc/Hz 更改为大约-120dBc/Hz。较低偏移时的相位噪声保持不变。为了提高较低偏移频率下的相位噪声性能、您建议进行哪些更改？

此致、

Karthik

0 admin 6 年多前

TI__Guru**** 2589245 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Karthik、

该数据表具有多个相位噪声的典型性能图。您还可以使用"PLLatinum sim"来仿真相位噪声。仿真与测量结果非常匹配。

更改 C4_LF 后、会降低环路带宽、以便在1MHz 时更好地衰减 PLL 噪声和 OSCin 噪声。这就是您看到较低相位噪声的原因。但 VCO 相位噪声会在早期生效、因此集成抖动实际上会变得更糟。

为了降低平坦的 PLL 噪声或1/f 噪声、您可以增加相位检测器频率。

如果您想了解有关 PLL 理论的更多信息、可以搜索"Dan Banerjee PLL 书籍"并下载免费副本。

此致、
Hao

0 admin 6 年多前

TI__Guru**** 2589245 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Hao、
感谢您的回答。这真的很有帮助。
此致、
Karthik

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] 相位噪声性能与数据表值不匹配