This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/819182/lmk04610-need-assistance-in-configuration
请有人在 LMK04610的 PLL2配置方面提供帮助。
输入时钟为(CLK1) 50MHz。 因此、我想 PLL2 VCO 的频率为6GHz、DIV6、因此 PLL2的输出将为1GHz。
但是、在本例中、PLL2的正确设置是什么？
提前感谢！
例如
您好、Ed、
TICS Pro 软件包括一个 PLL2环路滤波器计算工具、该工具有助于根据所需的环路带宽确定 PLL2_PROP、PLL2_INTG 和集成环路滤波器组件的适当设置。 对于相位检测器、我会将输入设置为倍频器反相模式以尽可能增加相位检测器频率、因为通常较高的相位检测器频率对应于较低的输出相位噪声。
您是否使用 PLL1级联到 PLL2？ 如果不是、则设置 PLL1EN=0、必须将 PLL2_EN_BYPASS_BUF 位设置为1、并且必须将 PLL2_GLOBAL_BYP 设置为1以选择 CLKin1。 之后、应设置 CLKIN1_EN、R 分频器可设置为1、并可通过设置 CLKINSEL1_MODE=2、SW_REFINSEL=2和 CLKINBLK_ALL_EN=0强制 CLKin1选择 CLKin1。 否则、如果需要、我可以提供一些有关设置 PLL1的指导。
此致、
尊敬的 Derek：
TICS Pro 是我们目前使用的工具。 我已经阅读过您同事关于 PLL1使用的一篇文章、由于我们没有一个极其关键的应用、我们很可能会将 PLL1排除在外。
我们尝试从"操作模式"中的按钮开始、然后在其余设置中继续工作。 不过、PLL2环路滤波器工具对我来说有点模糊。
它计算：
CP-I 和 CP-P、PLL2_DIV、PRE_SCALER、CFILT、RFILT、 但如果我进入 PLL2页面 然后、我还会看到 PLL2_CSAMPLE、PLL2_Integral_init_value。 这些应该是什么？
非常感谢您的参与。
ED
尊敬的 Ed：
除非您非常关注 PLL2的绝对最短锁定时间、否则 PLL2_Integral_init_value 和 PLL2_CSAMPLE 的设置不会产生太大的差异。 将它们保留为默认值应该是可以的。
再次感谢。 以确保我们的一切都正确。 目前、我认为我们有一个硬件问题、LMK 内部似乎以与 VCO 无关的奇怪频率振荡。 因此我们看到~ 40MHz 的输出，几乎与分频器设置无关.... 通过查看硬件、我发现应该为10uF 的电容器是1uF！ (PLL1_CAP、PLL2_VCO_LDO_CAP 和 PLL2_LDO_CAP)。 这是我们在继续测试之前必须解决的问题。
无论如何、这是一个不同的问题。 顺便说一下、在发布 RESETn 后、我错过了器件准备就绪时的规格、这真的是0吗？
此致、 ED
快速确认：您正在对寄存器进行编程后启动器件、对吧？ (0x11 = 0x01)
有一个 POR 时钟在锁定建立之前运行内部状态机、该时钟可能正在馈送。 但我觉得奇怪的是、这个输出首先会馈通。 在 PLL2页面上、PLL2_Bottom 和 PLL2_Top 缓冲器是否已启用并设置为 CLKout 路径(在其他地方称为 VCOPRESCMPLL2_freq、VCO 预分频器的输出)？
正如我在其他地方所说的、 只要 RESETn=1、SPI 就会准备就绪。 复位会丢弃旧的寄存器配置、并异步重新加载预设值、因此该操作的时间范围为数十或可能低至数百纳秒。 即使在复位被清除时启动 SPI 事务、仍需要大约800ns 来生成和解码 SPI 读取的地址；SPI 写入将需要更长的时间。 因此、退出复位后立即执行 SPI 事务不会出现任何问题。
RESET 还会复位内部状态机、这应防止寄存器内容影响器件、直到发送器件启动信号。 我不知道您是否可以在 RESETn=1后立即发送器件启动信号。 通常、对所有 SPI 寄存器进行编程的过程足够长、因此这不是问题。
感谢您的回答。 是的、通过 TICSPro 工具上的 DEVICE-START 按钮、0x11被写入0x01、然后写入0x00。
但是、即使按照您的建议、我也无法基于 PLL2创建输出时钟。
如前所述、我可以基于旁路示例。
您能否为我提供适用于 PLL2的"确定工作"配置？
因此、XO 50MHz 位于 CLKIN1上(我们现在将50MHz 的 VCXO 保留在公式之外)、假设我们希望所有输出/仅使用100MHz
TICSPro 中的工作确定配置文件是什么？
再次感谢、
