[参考译文] LMX2492EVM：斜升频率步长和 PLL 带宽之间的关系

admin

Other Parts Discussed in Thread: LMX2492EVM, LMX2492

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/817889/lmx2492evm-relationship-between-ramping-frequency-step-size-and-pll-bandwidth

器件型号：LMX2492EVM
Thread 中讨论的其他器件： LMX2492

大家好、

是否有人能够深入了解 PLL 环路带宽与 FMCW 斜坡生成期间使用的频率步长尺寸之间的关系？

例如、LMX2492EVM 的 PLL 环路带宽约为380kHz。为了产生最佳线性频率斜升、我是否应该使用大约380kHz 的频率步长？

我想这样做可以确保环路滤波器能够在步骤之间平滑转换？这是否还有助于将小数杂散从环路滤波器中推出？

我的目标是最大程度地提高线性调频脉冲。

欢迎提出任何意见/建议。

此致

Darryn

6 年多前

0 admin 6 年多前

TI__Guru**** 2747345 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Darryn、

将此问题视为频率变化的瞬态响应序列可能会有所帮助。根据环路带宽、相位裕度和伽马、从频率 F1到频率 F2的转换可能会有一些过冲和下冲、这会影响线性。它不是单独环路带宽的函数。如需更多信息、请查看 Dean Banerjee 的 PLL 手册中的瞬态响应部分。

您希望优化环路参数、使(F2 - F1)/上升时间<=斜坡速率。斜坡模式下 LMX2492 N 分频器的更新速率由相位检测器频率控制、因此在任何一个频率上花费的时间都不会很长-这会导致斜坡中出现的任何频率误差远超出环路带宽、即使对于大环路带宽也是如此。正如您所说的、环路滤波器可平滑转换。实际上、小数杂散不应产生太大的影响、这同样是因为在任何一个频率上花费的时间都不是很长。

您的步长最终将在两侧受到限制：最大步长尺寸受斜坡速率要求的限制、这将设置实现所需斜坡速率所需的最小环路滤波器带宽；然后、环路滤波器带宽将有助于为相位检测器频率设置适当的最小值、这限制了最小步长(因为每个相位检测器周期都会启动新的斜坡)。我还会选择小于环路带宽的步长、以避免周期打滑问题。

TI 的 PLLatinum Sim 是一款用于加快环路带宽、锁定时间等计算速度的出色工具

此致、

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMX2492EVM：斜升频率步长和 PLL 带宽之间的关系