[参考译文] LMX2491：重新讨论合成器芯片的最佳晶体驱动器

尊敬的 Dean：

感谢您的快速回复。  

我想使用 LTC6957缓冲器而不是廉价的逆变器、因为它的目的是在升高晶体输出的同时实现快速和低噪声。  其附加相位噪声低于相当好的晶体振荡器的相位噪声、偏移约为40kHz、我在电流设计中的关注区域远低于该值。  但是、该器件很昂贵、限制在3.3V、可能会将非常大的电流驱动到 LMX2491基准输入中。  如果填充、则会将大电流驱动到焊盘电阻器中。  

您能否说出 LMX2491的基准输入是否为带有我所附报告图4 (第7页)中所示二极管削波类型的差分对？  这就是线性器件所使用的结构。  这对于设计可产生高 dv/dt 的最佳驱动器而言似乎非常重要、因为它不消耗会在低噪声电源上产生大量25MHz 至100MHz 噪声的电流。  

谢谢、

Farron

尊敬的 Dean：

几天内没有回听、我假设您可能正在等待许可、以披露 LMX2491晶体基准输入处理的电路结构。  希望这种情况能够发生、因为让它实现最佳的晶体驱动器设计似乎至关重要。  

由于您建议使用 Vectron VC-708作为基准、以限制高驱动器 dv/dt 导致的相位噪声降级、德州仪器(TI)过去曾明确考虑过我现在所指出的同一问题集。  VC-708输出采用 LV-PECL 形式(具有差分输出的低压正发射极耦合逻辑)。  这具有以下优势：

 1ns 或更快的快速上升时间。

2. 每个差分输出上的电压摆幅约为800mV，不会导通两个串联的削波二极管，或只能轻轻导通单个二极管。

3. 产生的每通道0.8V/ns dv/dt 或1.6V/ns 有效差分 dv/dt。  它的速度很快、虽然只有 LMX2491数据表中建议的3V/ns 的一半。  

4. 由于电流引导逻辑的电流消耗几乎恒定，因此不会从低噪声电源中拉取尖锐的电流尖峰，从而避免在电源上引起大量电压噪声。  

这在架构上完全符合我所达成的解决方案。  然而、VC-708在接近相位噪声时比这个类别的其它一些低成本晶体振荡器低大约10dB。  此外、它消耗的电流约为50mA、这是 PECL 的特性。  某些具有此输出形式的晶体振荡器消耗的电流高达100mA。  它们的高功率是以差动形式驱动50欧姆时钟分配、在这种情况下它们会表现出色。  但是、如果时钟所要做的是驱动合成器芯片的高阻抗晶体输入引脚、而该引脚实际放置在晶体振荡器旁边、则该功能将会过冲。  

对于合成器应用、PECL 输出形式比所需速度慢一些、功耗比所需速度高很多。  理想的形式将提供有限的摆幅以避免输入二极管在较高 dv/dt 和较低功耗下发生削波。  

看来该行业还没有理想的形式。  我试图通过我所附的打开此线程的报告中的较低电压、差分、适度填充的 CMOS 形式来接近它。  这种形式的理想化程度取决于基准输入电路的输入结构、这就是我希望披露的原因。  

由于根据 TI 自己的数据、不良晶体 dv/dt 的相位噪声降级可能会降至17dB、这是一个重大问题。  我可能会提到、在 PLLatinum Sim 中包括晶体 dv/dt 对 PLL 噪声的影响似乎是进行精确噪声仿真所必需的。  噪声仿真还需要增加缓冲的附加噪声、以便从晶体振荡器输出的相当慢的 dv/dt 中获得更高的 dv/dt。  

我将在有关低噪声合成器设计的 MW&RF 系列第4部分的可用器件和仿真中提及这种情况、这需要在两周内完成。  在最后的第5部分中，我将举例说明执行情况，最后将在系列结束时介绍。  一位顶级 RF 文本作者最近还与我联系、要求我允许将本系列中的一些材料用在将于6月完成的书籍中。  如果可以披露晶体输入引脚的输入结构、我们当然可以更好地介绍与此问题相关的德州仪器合成器。

此致、

Farron  

尊敬的 Dean：

好的、谢谢您的尝试。  

结果、这种情况比您猜中的情况更复杂、更容易到达底部。  但是、我的产品似乎接近理想、因为我可以使用低成本、无需更多信息、因此我将继续介绍。  

我将暂时打开这条路线、如果没有出现紧迫的问题、下周将其关闭。  

谢谢、

Farron