[参考译文] LMX2491：射频和晶体驱动要求

您好 Hao：

感谢您的回答。  我们很高兴听到摆幅为0.5Vpp 至 Vcc-0.5Vpp、但很容易误解数据表的编写方式、因为它的读数类似于摆幅的两个峰值。  

但是、我在确定如何以最佳方式驱动 LMX2491的基准输入方面仍然存在一些问题。  这不是因为可能需要 LMK04828这样的清洁剂。  这是因为数据表建议在基准引脚的输入端使用50欧姆的焊盘、并且大多数晶体振荡器在驱动该焊盘和满足摆幅方面存在问题。  极少的器件还可以满足我所设计的低噪声应用的3V/ns 压摆率建议。  我知道、该输入也没有提供任何模型。  

让我们来了解一下细节和证据。  数据表应用示例显示了晶体振荡器直接驱动馈入基准输入的50欧姆6dB T 焊盘。 典型的 VCXO 消耗大约2mA 的偏置电流、通常规格为在削波正弦模式下驱动10k 和15pF 并联。  50欧姆6dB T-pad 的接地阻抗为86欧姆。  如果+/-1mA 可被转移到该负载的驱动中(假设 LMX2491基本上为零)、进入 LM2491的摆幅将为172mVpp、所以它低于500mV 峰间最小值。  它也远低于建议的3V/ns (第5页底部的注1)。  50MHz 时、削波为172mVpp 的正弦波的最大斜率为0.027V/ns、仅为建议值的1%。  您无法获得建议的金额、除非靠近方波的近轨到轨。  

如果 VCXO 具有数字 CMOS 输出、则在这些条件下、VCXO 将在摆幅的高侧驱动86欧姆接地。  如果 CMOS 输出可以一直拉高86欧姆、例如、到3.3V、那么它在该高摆幅期间提供38mA 电流。  这是一个非常重的驱动要求-通常超过 CMOS VCXO 的规定。  例如、查看所附的 TATIEN TA 数据表。  在 CMOS 形式中、它可以摆动10%至90%、但这假设电容负载为15pF。  它没有指定驱动任何电阻、当然也没有数据表中显示的50欧姆焊盘。  

一些振荡器可驱动更多功率。  例如、新的 TAITIEN CABLJTDD-100MHz (也已连接)是一款高功率低噪声 VCXO、非常适合与 Σ-Δ 合成器 IC 配合使用。  它消耗高达40mA 的电流、以获得出色的噪声性能。  但是、即使是这种大功率 VCXO、也只能驱动1k 与15pF 的并联。  它也不会驱动 TI 推荐的低阻抗焊盘。 我知道的唯一指定驱动50欧姆负载的晶体振荡器是一些高功率振荡器。  

因此、这就提出了一个问题、那就是是否应该使用这样一个50欧姆的焊盘、这是晶体振荡器的一个负担。  我知道这样一个焊盘的唯一原因是以下两个条件之一：

基准输入上有一个需要宽带匹配的50欧姆模拟放大器输入阻抗(有吗？)、或者

假设 基准输入位于相当长的50欧姆微带布线的末端、需要防止该线路下的反射。  但是、50MHz 时的板载波长将大约为3米、因此即使存在相当长的线程、例如10cm、这也仅是波长的3%。  良好的布局实践应该能够将其保持在波长的1%。  

因此、出现问题的原因是放置在基准引脚输入上的焊盘以及几乎任何较低成本/功率晶体振荡器都无法驱动它。 如果更好地解释了基准引脚上的输入要求、则可以更好地理解对该焊盘的需求或避免该焊盘的能力。  例如、该输入是数字输入、还是有需要50欧姆宽带匹配的模拟输入？  如果是、能否描述输入模型？  数据表确实显示、如果振荡器驱动是差分驱动、它必须为100欧姆差分阻抗(第9页)。  这意味着它是一个模拟输入、但它也许是一个电阻加载的数字输入、为每个引脚提供50欧姆阻抗。  这是什么？

此外、是否确实有必要满足3nV/秒的极端压摆率、以便从器件中获得最佳的噪声性能？ 如果有必要、则唯一要满足的方法是使用强大的近方波驱动器、例如德州仪器 CDCLVC1102、在 Digi2k 密钥上为1.24美元。  它具有相当好的附加相位噪声、但如果它不够好、则有较低的噪声时钟缓冲器可用。  线性 LTC6957就是一个示例、它确实针对低噪声进行了优化、但现在我们说的是在500 DigiKey 上花费4.45美元。  与合成器和晶体参考组合在一起相比、它的成本更高、功耗更高。  但是、LMX2491数据表实际上表明、这是获得最佳相位噪声性能所必需的。  是吗？

谢谢、

Farron

e2e.ti.com/.../TKCABLJTDD_2D00_100.000000MHz-VCTCXO-Proposal-spec.pdf

e2e.ti.com/.../TAtype7X5mm.pdf

尊敬的 Dean：

感谢您的快速回复和相关信息。  

我查看了 LMX2581数据表、没有看到有关相位噪声作为函数时钟压摆率的信息。  您确定数据表是否正确？

我在 LMX2571的第41页找到了一个很好的图表、其中显示了如果基准输入由典型的 VCXO 驱动、而不是更高电压的更高 dv/dt 源驱动、则近端相位噪声会下降5dB。  这是一个很好的信息、可获得最佳近因相噪声。  

与 TI 类似、Linear Tech 公司通常建议在基准振荡器输入上使用低阻抗电阻填充或匹配。 问题是晶体振荡器指定的驱动能力完全不匹配。  这里有一个设计孔、您可以驱动卡车通过。  晶体振荡器需要提供更多驱动、合成器需要更少的驱动、或者必须在方波输出附近以低噪声对晶体进行缓冲。  

如上所述、TI 确实拥有一系列经济高效的缓冲器器件、CDCLVC11XX、其附加相位噪声远低于真正需要缓冲的手持终端类 VCXO。  在合成器数据表和应用手册中、您肯定有一个推广 CDCLVC11XX 的好案例。   

对于要求最接近相位噪声的应用、智能方法是将 CDCLVC11XX 或更好(接近、不远)但更昂贵的 LTC6957作为选项。  可以尝试在基准输入端取消蛮力电阻匹配、但如果存在任何问题且填充必须返回、则可以填充时钟缓冲器以强制实现成功的低噪声解决方案。

有关此主题的应用手册可解决此行业不匹配问题、这是一个好主意。

谢谢、  

Farron

尊敬的 Dean：

好的、这些是 LMX2541数据表中的信息量很大的图形。  它们表明、对于较低的压摆率、电荷泵和分压器噪声可能会降低多达15-19dB。  我是一名经验丰富的合成器设计人员、我从来不知道它会这么糟糕。  感谢您向我指出这一点。  

低噪声合成器系列 I 的第4部分在 MW&RF 中发布、将在下个月上旬结束。  该器件的重点是可供合成器设计人员使用的实用器件。  在本次讨论之后、我将添加一个有关晶体压摆率和时钟缓冲器的部分。

它提出了一个相关的问题。  我经常看到有人在信号电平低于指定范围时进入射频输入。  例如、此处报告的 LMX2491通常锁定到大约-30dBm 的射频输入。   但是、指定的范围是-5至+5dBm。  当射频分频器受到低 dv/dt 影响时、噪声是否有类似的增加？  有没有关于这方面的数据？  

谢谢、

Farron