[参考译文] LMX2594：LMX2594

admin

Guru**** 2539500 points

Other Parts Discussed in Thread: LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/802270/lmx2594-lmx2594

器件型号：LMX2594

你(们)好

在上次关于 LMX2594的会议上、我们讨论了 Dean 的设计(请参阅随附的电子邮件摘要和仿真)

基本概念是：

使用40MHz 的振荡器(我们必须在系统的其他部件上使用此振荡器)。
我们应该使用的 PFD 为200MHz (Dean 建议使用以减少 PN)

但是，在 Amimon 进行内部讨论之后：

我们了解使用大于2的乘法(我们使用5、因为40X5=200MHz)可能会导致电荷泵占空比不对称。
因此、建议使用80MHz 的 PFD

您对此有何看法？

我们的要求：

我们应支持10.8GHz 至13GHz 之间的频率范围(这是我们的 LO、根据频率范围、VCO 应为 VCO4、VCO5和 VCO6)
DSB PN 应> 45dB
在大多数情况下、我们将使用功率设置50
锁定时间<30 μ s

e2e.ti.com/.../RE-Call-LMX2594-support-for-AMIMON.msg

6 年多前

0 admin 6 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Refael、

输入乘法器允许更高的相位检测器频率、但也会降低 PLL 品质因数。使用 x2乘法器会使 PLL 品质因数降低1dB、但有一个净优势、因为对于较高的相位检测器频率有3dB 的优势。因此、这是净2 dB 优势。 x2乘法器创建一个非常非50%的占空比、因此您不能将其与可编程乘法器(MULT)结合使用

可编程乘法器(MULT)会使品质因数降低约9dB。因此、如果使用 x5、则品质因数会降低9dB、但净10*log（5)= 7dB。因此、总体影响是相位噪声降低了2dB。

总之、如果目标是最佳相位噪声、则可以认为80MHz 相位检测器是最佳选择。但是、还有另外两个注意事项。首先、如果您的40MHz 输入基准不是很干净、那么它的噪声可能会超过 PLL 噪声。其次、您需要使电容器尽可能靠近 Vtune 线路、至少为1.5nF。否则、VCO 相位噪声将降低。因此、有一个限制是您需要的侧环路带宽、但该限制会限制带宽、从而导致环路带宽更窄、这会导致环路带宽内的 VCO 相位噪声发生裁剪、这是较高的相位噪声。总之、如果我建议使用 x5、则很可能会绕过此限制、并且可能是因为您的输入基准一直在主导 PLL 相位噪声。

此致、
Dean

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMX2594：LMX2594