This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/798198/lmx2491-loop-bw-vs-fm-triangle-speed
您好：
我在器件的数据表中看不到有关选择环路带宽以支持 FM 三角波创建的直接指导。 我注意到、对于1.5GHz 载波、三角波示例的峰峰值为20MHz、三角波基频为20kHz。
这里是否正确地假设环路带宽远高于20kHz？ 能否提供有关环路带宽应比命令的最大三角波频率宽多少的一般指导？
谢谢、
Farron
Noel、感谢您的快速响应。 让我稍微分析一下。
您实际上所说的是、最大频率斜坡速度是主要考虑因素。 但是、这实际上是一个开环参数、我们还必须关注闭环行为。
最大斜坡(压摆率)限制由驱动主环路滤波电容器的电荷泵电流设置。 如果我们在电荷泵导通时间达到100%占空比、相位检测器将会翻转、因此我们必须保持在该限值以下。 但是、这一限制及其影响是什么？
我随附了我最近发布的一篇关于低噪声合成器设计的文章、这是"微波和射频"中包含5个部分的系列中的第一篇文章、该文章在进行噪声分析之前对基本环路设计进行了回顾。 它给出了二阶环路设计结果、这是一种快速轻松地获得主环路滤波电容器近似值的方法。 使用 C2的公式和电荷泵 C2上 C2上的最大电压斜率、将显示几行代数：
dF/dt (最大值)= N*(WN)^2. 在该方程式中、"WN"是环路"自然频率"。 通过 WN = WLOOP /(2 * Zeta)、WN 与开环带宽大致相关、其中 WLOOP 是开环带宽、Zeta 是二阶阻尼因子(约0.7)。
lmx2491数据表中的图8显示了50us 周期的高压摆率斜坡和8E11Hz/秒的斜率 峰峰值摆幅为20MHz、载波为1.5GHz。 这与开环压摆限制相比如何？ 嗯、如果环路带宽为380kHz (评估套件中提到的带宽)、那么在 Zeta = 0.7时、环路自然频率为271kHz。 转换为 rad/s、并假设在评估套件中频率= 100MHz、我们发现 df/dt (max)= N*(WN)^2 = 4.3E13Hz/秒 因此、我们完全处于图中的压摆率限制范围内。 比该限值低一个数量级多。
现在考虑闭环行为。 此三角波的频率为1/50us = 20kHz、约为271kHz 可能环路带宽的7.4%。 该环路不会阻碍满足20kHz FM 信号生成需求。
但是、现在考虑相同的斜率、但峰间摆幅为2kHz。 峰间时间从50us 减少到4.54ns。 此三角波的频率为220MHz。 在闭环状态下、环路无法跟随它、即使它可以生成斜率。
此处的闭环带宽似乎也是一个必需的考虑因素。 因此、我认为这里的问题归结为环路带宽需要高于三角波频率的倍数。 在图8中、multiple 大约为14X、但它可能更多地处于5X 到10X 的范围内、并且仍然具有相当精确的三角波。 如果 TI 的材料中没有对此进行讨论、那么这可能是新应用手册的一个好主题。
最棒的
Farrone2e.ti.com/.../Article1On_2D00_Line.pdf
你好，Dean，从我的桌子上的 PLL 大师那里听到的声音总是很好的。
在第2个示例中、我提到偏差降低了20kHz、但 Fmod 不是200kHz。 相反、我保持图中的相同斜率。 8 (20MHz 偏差)、其中2kHz 偏差下的 Fmod 高达220MHz。
这表明、它不仅仅是此处出现的压摆率、因为完全处于芯片开环驱动能力范围内的压摆率可以生成频率比环路可跟踪的频率高几个数量级的波形。
根据二阶近似值 C = Kvcohz * IPD /(N *(WN)^2)、双倍带宽将增加最大压摆率4倍、因为 IPD 保持不变、但 C 降至1/4。 但是、从根本上来说、它仍然是一个开环问题-正如驱动电容器的电流源施加的斜率那样。 这用上面我给出的等式中的 WN 表示(因为电容和 IPD 可以与 WN 相关)、这是一个闭环参数、但它仍然是一个从根本上说是开环现象。 但是、如果零电阻器与该电容器串联、则会出现过冲、然后是闭环稳定时间、结果会产生失真。 不能避免闭环效应和限制。
我正在进行使用 LMX2491的项目、其中这是一个重要问题。 这是一款消费类产品、因此该器件的体积可能较高。 就价格而言、这是一个非常令人印象深刻的部分。 我需要在这里获得具有最小失真的重复斜坡或三角形、但由于监管杂散抑制要求、环路带宽受到限制。 对环路进行调制后、相位检测器宽度会跳升、杂散会随之上升。 因此、我需要最窄的环路带宽、以实现足够精确的调制。
在30年前的 MSEE 论文中、我遇到了类似的问题。 我试图了解环路如何对抗插入 VCO 转向电压的调制、并降低环路的影响。 作为这一部分、我定义了由环路施加的信号失真比、该失真比可表示为环路参数的函数。 这允许进行优化以实现最佳的信号失真比。
我可能可以在这里做同样的事情、但我希望你们已经为我做了、并将为我节省一天或两天的工作。 如果那里没有人有这么方便、我将自己进行失真分析。
e2e.ti.com/.../Ramp-Speed-Analysis-for-Triangle-Wave.pdfFarron、
我认为有3个考虑因素：
(1) PLL 必须具有足够快的压摆速度、以跟踪一个无限增加的斜坡。 对环路滤波器中的电容器充电的速度需要足够快
(2) PLL 必须避免周期打滑
(3) PLL 必须足够快地改变方向、以处理突然的角变化。
我为这3个示例推导出了经验法则。 我要附加我的推导和方程。
此致、
Dean
尊敬的 Dean：
感谢您将这份详细的报告放在一起时遇到的困难。 我认为您已经为德州仪器(TI)提供了非常有用的应用手册奠定了基础、但在所需最小带宽的推导过程中似乎存在几个错误(第一经验法则)。
第一条规则与我用于获得所需最小带宽的概念相同、只是您针对三阶环路而不是我所使用的更简单的二阶环路执行此操作。 在第一页上，您会指出 df/dt = fdev*fmod。 但是，从图中可以看出，偏差是单面的，在四分之一的周期内发生，因此它应该是 df/dt = 4*fdev*fmod。
在第二页上、您得到的结果为 df/dt = N*w^2 *(sec-tan)^2。 但是、如果表达式根(1/(sec-tan)^2)正确、则 sec-tan 上的平方似乎是错误、因为平方根将从平方中取出。
然后、这会进入最终结果、并产生额外的误差。 您有 BW (rad/s)> Root ((1/6.8*N)*(fdev / fmod))。 这应该是 BW > Root (0.59*fdev*FMod/N)。 系数 fdev*fmod 没有理由转换为商。
我在审查关于周期下滑的第2条规则方面没有做得更远，但我想知道真正需要多少规则2。 由于规则1将提供支持100%占空比下 fdev / fmod 的带宽、因此它定义了一个将占空比保持在100%的 BW。 任何较小的 fdev 都将使相位检测器占空比保持在小于100%的水平、除非 R2导致的额外频移会更快地累积相位误差。 R2的影响是否需要规则2？
我将在您的回复后查看规则2和3。 公式一旦明确、这是一个很好的应用手册、可能也是下一版书中有关 Σ-Δ 调制的有用新章节的开头。
e2e.ti.com/.../2337.Ramp-Speed-Analysis-for-Triangle-Wave.pdfFarron、
我有点匆忙地将这一点综合在一起、因此让我们来看看每一条规则：
规则1：
我正在使用一个二阶环路滤波器、但您会从 VCO 获得一个额外的极点、因此我想人们可以将其称为三阶环路。 对于任何电荷泵 PLL、电容器 C1对于稳定性是必需的。 我已经在没有 C1的情况下构建了滤波器、但我认为这依赖于 VCO 的输入电容。 在任何情况下、这些计算都应该相似。
现在，我要谈4点意见，我同意。 Fdev 仅为斜坡上升变化的1/2、而这发生在(1/Fmod)的1/2中、因此得出的系数为4。
规则2：
我认为这条规则确实是必要的、因为我们在数据表中有一些图显示了循环滑动导致角上的斜升失真。
我有一个数学错误、希望我得到它。 附加了固定结果。
好的、我有两点。
首先、我没有真正认为有必要使用三阶环路来近似计算最小所需带宽、作为斜坡斜率的函数。 但是、在仔细检查数字后、我看到一些非常有趣的东西、导致我改变这个数字。 当我比较二阶环路情况下的主环路滤波器电容时、它始终约为三阶情况值的60%。 这既包括使用旧的二阶标准归一化形式计算 C2、也包括从应用于二阶环路的现代开环分析中找到 C2。 与环路带宽相比、它比与阻尼因子、相位裕度和自然频率相关的近似公式中的任何差异都大。 这是二阶模型的基本性质、其中相位从零电阻器 R2返回到零、而相位在环路带宽达到峰值、然后在三阶和更高环路中下降。
因此、正确的做法是使用三阶环路作为最简单的环路、该环路大约捕获总电容 A0、以查找由电荷泵驱动的斜坡速度。 二阶近似中两个误差的近似因子是太大的误差、不能视为良好的近似值。 尽管 Best、Gardner 和几乎所有早期受尊敬的 PLL 作者都以很好的近似值与二阶模型挂钩、但也有一些情况并非如此。
但是、我认为在所需带宽的三阶环路导出中仍然存在问题、如下所示：
您现在给出 BW > Root (1/10N)*(fdev / fmod)的最终答案。
但是、将两条线备份到 df/dt = N*(2pi*BW)^2 *(Root (2)-1)~ 0.4N*BW^2。
该值应为 df/dt ~ 16.3N* BW^2。 你忘记把2 π 平方。
当您用 df/dt = 4 FMod* fdev 替代 df/dt 时，您将得到4 FMod*fdev ~ 16.3N* BW^2。
然后求解 BW，您应该具有 BW ~ Root((0.245*FMod*fdev )/ N )。 FMod*fdev 不会像您使用的那样变成 fdev/fmod。
除了上述规则1的可能错误之外、我认为规则2中存在一个算术错误和一个概念错误、以避免周期下滑。
算术： 注意在何处为 df/dt 插入 Fdev*fmod。 应为4*FDEV_Fmod。
概念： 从下一行到最后一行再到最终结果，您使用 FMod*DeltaT=1。 但是、这里的问题是什么是 DeltaT？ 您假设三角波的一端到另一端是完整的 DeltaT。 这将适用于防止频率阶跃函数的周期打滑。 但是、在这种三角情况下、实际的频率阶跃和实际的 DeltaT 是不同的。 它们是一个微小的阶梯、比如一次100Hz 的步长来生成斜坡。 用斜坡代替步进函数过于保守。
一个看起来会保持的简单关系是 BW > DeltaF / 5N、其中 DeltaF 是斜坡或三角形中的频率增量。 DeltaF 是一个阶跃函数、但它将是一个小数、通常在1Hz 至10kHz 的范围内。仅 取决于斜坡的粒度。 支持斜坡以避免循环滑动不需要太多的带宽、除非它是覆盖宽范围的真正快速扫描、需要在斜坡中进行较大的粗步长。
支持压摆率的 BW 大于此值、但在大图中也很小。 支持三角波低失真的带宽可能是主要带宽。
Farron、
1. 对于三阶环路(二阶环路滤波器)、正确的是 C2/C1的比率相对恒定。 实际上、这主要受相补角的影响。 由于 A0是总电容(C1+C2)、因此我使用它主要是因为计算起来更方便。 但是、如果电流突然变化、那么我会认为电容器 C1的重新点至关重要、 但从长远来看、我认为电阻器 R2上的电压相对恒定、然后 C1+C2将是相关的、因为这与存储的总电荷量有关。 当我对 PLLatinum Sim 进行分立式锁定时间分析时、我肯定发现 C1对于稳定性是必要的。
2. 好的，我用更多的 etail 重新计算了方程式，我认为这是更好的。 如果我认为 gamma = 1且相位为45度、我会得到一个非常接近您所拥有的值的东西。
查看附加的新分析：
此致、e2e.ti.com/.../1134.Ramp-Speed-Analysis-for-Triangle-Wave.pdf
我不是指 C2/C1比值、而是指二阶环路的 C2与三阶环路的 A0比值。 在给定的二阶和三阶相位裕度时、该比率是恒定的、它具有三阶、电容大约大1.8倍。 因此、三阶是较慢的最大斜坡速率、由于实际使用的是三阶或更高的环路、因此需要使用三阶环路模型。
您可能还没有看到我的注释、我在其中指出、由于斜坡在斜坡上升时与相位误差保持一致、因此周期滑动更加轻松(不是从 f1到 f2的阶跃函数、而是斜坡函数)。
好的、我有我需要的东西、所以我不会要求你进一步打败这匹马。
感谢您的帮助...
