This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/829779/lmk03328-lmk03328
您好、支持人员、
你过得怎么样？
对于 LMK03328、当输出驱动 LVPECL 至 LVDS 接收器等不同类型时、客户会在上升沿和下降沿看到沟道。
https://e2e.ti.com/support/clock-and-timing/f/48/t/711145?tisearch=e2e-quicksearch&keymatch=LMK03328%20LVPECL%20TO
沟道的根本原因是什么？ LMK03328驱动器是否必须与接收器时钟类型匹配？
谢谢、
-Wei
您好、Wei、
"只需为每个输出使用一个外部交流耦合电容器即可连接到 LVDS、CML 或 LVPECL 接收器。 无需源端接、因为在选择 AC-LVDS、AC-CML 或 AC-LVPECL 以实现与50 Ω 互连的良好阻抗匹配时、片上终端会自动启用。"
LMK03328驱动器是否必须与接收器时钟类型匹配？
根据接收器的需求将 LMK03328输出格式设置为 LVDS/LVPECL。 您可以参考8.15和8.16了解输出特性。
大家好、Vibhu、
从图片上看、上升和下降时间中存在沟道的可能原因是什么？
如果您询问上升沿和下降沿为何具有较小的不规则/峰值、这可能是由于源端、电缆和输入端接之间不匹配导致的反射。 这是否会导致任何问题、您为什么要问？
好的、感谢您的解释。
我们已经从客户那里看到了这种波形、并想知道会导致这种波形的原因是什么。
