• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 120 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04208：将 ZCU111上的 VCXO 和基准更改为125MHz 和10MHz 以生成125MHz 时钟会产生+30ppm 的漂移

admin
Guru**** 2390755 points
Other Parts Discussed in Thread: LMK04208

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/829378/lmk04208-changing-the-vcxo-and-reference-on-zcu111-to-125mhz-and-10mhz-to-generate-125mhz-clock-produces-a-drift-of-30ppm

器件型号：LMK04208

我正在使用 ZCU111板来生成125MHz 时钟。  该板附带122.88Mhz 的 VCXO 和12.8Mhz 参考。  ZCU111修改为使用125MHz (50ppm) 作为 VCXO、并在 CLKin0处提供10MHz 基准(100ppb)。 LMK04208用作抖动清除器、具有10MHz 基准和 VCXO、用于抖动消除。  寄存器配置是使用 TICS Pro 工具 v1.6.10.0生成的。  我粘贴了以下值。  该工具显示了125MHz。  

但是、使用频率计数器时、在 CLKout2上测量的时钟输出为125MHz、PPM 为+30PPM。  对于 LMK04208的编程是否有任何指导可帮助您获得真正的125MHz、而不会有太大的漂移？

R0 (INIT)   0x00160040
R0   0x00143200
R1   0x00143201
R2   0x00140302
R3   0x40140023
R4   0x40140024
R5   0x80141E05
R6   0x01100006
R7   0x01100007
R8   0x06010008
R9   0x55555549
R10   0x9102410A
R11   0x0401100B
R12   0x1B0C006C
R13   0x2302806D
R14   0x0200000E
R15   0x8000800F
R16   0xC1550410
R24   0x00000058
R25   0x02C9C419
R26   0xAFA8001A
R27   0x1000179B
R28   0x004125DC
R29   0x0100031D
R30   0x0200031E
R31   0x003F001F

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Meera、您好！

    一旦 PLL 被锁定、在数学上、基准频率和反馈频率之间不应存在任何恒定频率误差。

    1. 您确定频率计数器使用与生成10MHz 频率源相同的频率基准吗？ 输入频率的选择是偶然的、因为应该可以将10MHz 信号直接馈入频率计数器外部基准端口。  
    2. 您确定 PLL 已锁定、并且在整个测试期间仍保持锁定状态吗？ 您可以通过将 PLL1和 PLL2 DLD 信号路由到 LD_MUX 并在测试期间探测线路来检查这一点、以观察状态的任何变化。 或者、PLL_R/2和 PLL_N/2信号可在 LD_MUX 和 HOLDOVER MUX 引脚上输出、以查找可能在不严格违反相位锁定的情况下影响输出频率精度的任何低频振荡。

    一旦您确认上述两个条件均为真、我将检查寄存器编程。

    此致、

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek：

    感谢你的答复。  

    让我先回答您的#2。

    1. PLL1和 PLL2 DLD 被路由至 ZCU111板上的一个 LED、并且在测试期间它们保持锁定状态。
    2. 事实证明、来自10MHz 晶体的信号是问题所在。  我将10MHz (100ppb)晶体与 ZCU111板上提供的12.8Mhz (30ppb)晶体交换。  现在、借助125MHz VCXO 和用于寄存器的新配置文件(以应对 Clkin0频率的变化)、我能够在 Clkout2上生成125MHz、漂移小于1ppm。

    再次感谢您、

    Meera