This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK03318:尝试为 LMK03318实施频率规划时出现 TICS Pro 错误

Guru**** 2538950 points
Other Parts Discussed in Thread: LMK03318

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/842729/lmk03318-tics-pro-bug-while-trying-to-implement-frequency-plan-for-lmk03318

器件型号:LMK03318

您好!

我正在尝试使用 LMK03318实现24MHz 至72MHz 的频率转换。

我使用的是 TICSPRO 1.6.10.0和 LMK03318_EVM 评估板

对于 LMK03318、M_divider 似乎未在 TICSPRO 中实现。 既不在"PLL"选项卡中、也不在"Inputs/PLL"选项卡中。 (请参阅 LMK03318数据表 p27)

在 "Inputs/PLL"选项卡(应该)中限制为1-8的 R_divider 可以在"PLL"选项卡中设置为12、这让我梦想它将对 M+R 组合进行计数?

但这不奏效。

这是我尝试实施的频率计划(从 LMK 数据表中有效)

主 REF:24MHz
X1_X2 = x1
R_DIV=1
M_DIV=12
=> PFD 频率= 2MHz
n_divider = 2592
=>VCO 频率=5184
VCO_OUT_DEVIDER = 8
=>648MHz
output_divider = 9
=> OUT0=72MHz

您能否以任何方式帮助我使评估板与所需的频率计划协同工作?

非常感谢您的帮助

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Thierry、您好!

    GUI 中有一个拼写错误。 PLL 选项卡中的 R 分频器实际上是 M 分频器。 如果将鼠标悬停在窗口上方并查看左下角窗口中的寄存器说明、您会看到它是"PLLMDIV"。

    我不确定为什么要对输入进行分频、因为输出相位噪声与 PFD 频率直接相关。 PFD 频率越高、相位噪声越高。 因此、我将关闭分频器并使用输入倍频器使 PFD 为48MHz、然后选择整数 PLL。

    此致、

    Hao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回答。

    如需相关信息、第一个 PLL 选项卡显示 R (最后是带有拼写错误的 M 分频器)、但不显示 R 寄存器(存在)、但下面的选项卡显示 R 而不是 M 分频器、 这在软件最终依赖什么在芯片中写入正确的寄存器方面有点令人困惑。
    最后、谢谢、我让这项工作变得成功了。

    您的问题很有趣:我努力使 PFD 工作在1MHz 左右,因为我之前的设计使用的是 AD9522-1 (抱歉;))

    它们记录 PFD 噪声在1MHz 或更低的 PFD 频率下较小:

    噪声特性
    电荷泵/相位频率检测器的带内相位噪声(带内指 PLL 的 LBW 范围内)

    500kHz 时的 PFD 频率:-165dBc/Hz
    在1MHz PFD 频率下:-162dBc/Hz
    在10MHz PFD 频率下:-152dBc/Hz
    在50MHz PFD 频率下:-144dBc/Hz

    我从您的问题中了解到、LMK03318具有不同的 PFD 特性、可在更高的 PFD 频率下获得更好的相位噪声结果。
    我无法在数据表中找到与上述信息类似的信息、您能否分享更多信息?

    非常感谢!

    Thierry

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回答。

    如需相关信息、第一个 PLL 选项卡显示 R (最后是带有拼写错误的 M 分频器)、但不显示 R 寄存器(存在)、但下面的选项卡显示 R 而不是 M 分频器、 这在软件最终依赖什么在芯片中写入正确的寄存器方面有点令人困惑。
    最后、谢谢、我让这项工作变得成功了。

    您的问题很有趣:我努力使 PFD 工作在1MHz 左右,因为我之前的设计使用的是 AD9522-1 (抱歉;))

    它们记录 PFD 噪声在1MHz 或更低的 PFD 频率下较小:

    噪声特性
    电荷泵/相位频率检测器的带内相位噪声(带内指 PLL 的 LBW 范围内)

    500kHz 时的 PFD 频率:-165dBc/Hz
    在1MHz PFD 频率下:-162dBc/Hz
    在10MHz PFD 频率下:-152dBc/Hz
    在50MHz PFD 频率下:-144dBc/Hz

    我从您的问题中了解 到、LMK03318 具有不同的 PFD 特性、可在更高的 PFD 频率下获得更好的相位噪声结果。
    我无法在数据表中找到与上述信息类似的信息、您能否分享更多信息?

    非常感谢!

    Thierry

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Thierry、您好!

    我不知道他们为什么这么说、但这是基于 PLL 理论的、在相位噪声分析器上观察到相位检测器频率越高、PLL 平坦相位噪声就越好。 这适用于任何 PLL。

    您可以参考任何 PLL 手册、了解有关理论的更多详细信息。

    此致、

    Hao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、我查看了他们的数据表。 他们的说法是正确的、但有一些误解。 它们列出的数字是相位检测器噪声、而不是输出相位噪声。 输出相位噪声= PLL_FOM + 20logN + 10log (FPD)

    因此、如果相位检测器频率增加、则是的相位检测器噪声会以10 log 的比例增加、但 N 分频器产生的噪声会以20 log 的比例降低。 由于输出频率是恒定的,因此 N*FPD 是恒定的。 这就是随着 PFD 频率的增加、总输出相位噪声降低的原因。

    此致、

    Hao