• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 100 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCI6214：闭环相位噪声的测试条件

admin
Guru**** 2589245 points
Other Parts Discussed in Thread: CDCI6214

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/865557/cdci6214-test-conditions-of-closed-loop-phase-noise

器件型号：CDCI6214

大家好、

我的客户正在评估具有2.5GHz VCO 的 CDCI6214。
 -Y1：2.5GHz/4/4=156.25MHz  
 Y2：2.5GHz/5/5=100MHz  
 -Y3：2.5GHz/5/15=33.333MHz
 -Y4：2.5GHz/4/4=156.25MHz  

当他们测量 CDCI6214电路板的闭环相位噪声时、  
 -闭环相位噪声比"图2 "中的噪声高大约+20dBc/Hz。 156.25MHz 载波"。
 -晶体下的频率误差为+30ppm 或+10ppm。

您能否告诉我 "图2中闭环相位噪声的测试条件。 156.25MHz 载波"、包括环路滤波器设置？

谢谢你。

此致、

Koshi Ninomiya

  • 0
    TI__Guru**** 2589245 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Koshi、

    我无法找到请求的信息。

    我们可以在下周对典型单元进行基准测试测量、并共享寄存器配置、如果这样做有所帮助。

    此致、
    通道

  • 0
    TI__Guru**** 2589245 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lane、

    客户了解我们一方的情况。 无需采取更多措施。
    谢谢你。

    此致、

    Koshi Ninomiya