• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 1011 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828：多个 RFSoC 板的时钟树同步

admin
Guru**** 2589280 points
Other Parts Discussed in Thread: LMK04828, LMX2594, TIDA-01023, TIDA-01024

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/862400/lmk04828-clock-tree-synchronization-of-multiple-rfsoc-boards

器件型号：LMK04828
主题中讨论的其他器件： LMX2594、 TIDA-01023、 TIDA-01024

您好！

我在下面的链接中进行了介绍、

https://e2e.ti.com/support/clock-and-timing/f/48/t/819699?LMK04828-Multiple-RFSoc-Clock-Tree-Synchronization

但它没有明确我们的用例中的几个方面。 我们要求同步机箱中的八个 RFSoC 板、还需要同步多个(至少2个)机箱以进行水平缩放的选项。 请参阅随附的时钟图、并告知我们它是否适用于我们的用例。

ADC 和 DAC 采样频率：4096 MSPS (固定)

几个问题：

主 LMK04828工作模式。 在单机箱模式下、它将通过 VCXO 在单环路模式下运行。 在多机箱情况下、单环路模式下的一个机箱将向其他机箱发送 REFCLK_OUT 和 SYNC_OUT。 这是否起作用？

2.在 FPGA 卡上、LMX 器件的 SYNC 信号是连续脉冲还是单脉冲、或者不需要？

3.背板上的主 DCLKout0是差分还是单端？ 它应该是直流耦合吗？ Slave12 DCLKOut0是否相同？

所有从 LMK 器件都在分配模式下运行？ 那么、不 需要 VCXO？

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Lalit、

    我不确定答案、但我将其分配给希望了解更多信息的人。

    这似乎是您在分配模式下将 LMK04828用作 JESD204B 缓冲器、这是我们之前看到的一个合法用例。

    我不确定交流/直流耦合。

    此致、

    Dean

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean：

    在 LMK0482x 的数据表中、CLKIN 应为"交流耦合"。

    10.2.2.1使用差分源驱动 CLKIN 引脚
    两个 CLKIN 端口均可由差分信号驱动。 建议将输入模式设置为双极
    (CLKinx_BUF_TYPE = 0)。 LMK0482x 系列在内部偏置
    输入引脚、因此差分接口应进行交流耦合。 用于驱动 CLKIN 的建议电路
    具有 LVDS 或 LVPECL 的引脚如图20和图21所示。

    但建议使用 TIDUDS0文档、

    主器件的 DCLKout0和 DCLKout2输出信号馈送到 CLKIN1上的从器件 LMK04828。
    然后、主器件通过 SDCLKout1和 SDCLKout3向从器件发送直流耦合同步脉冲
    同步。 之后、从器件的 LMK 器件生成同步基准 SysRefReq、
    并将信号同步到时钟板的 LMX2594和 FPGA 时钟以捕获卡。

    在 LMK04828 EVM 主板中、必须修改 SDCLKout1和 SDCLKout3输出以实现直流-
    耦合同步输出信号。 拆下圈出的电阻器 R104、R112、R126和 R134、然后进行更换
    电容 C48、C52、C54和 C58、带0603 0 Ω 电阻

    所有交流耦合电容器均替换为0欧姆电阻器。 请确认。

    谢谢、

    Joon/NPS。

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lalit、Joon、

    请在下面查看我对您的问题的答复：

    [引用用户="Lalit Chaudhari"]

    主 LMK04828 工作模式。 在单机箱模式下、它将通过 VCXO 在单环路模式下运行。 在多机箱情况下、单环路模式下的一个机箱将向其他机箱发送 REFCLK_OUT 和 SYNC_OUT。 这是否起作用？

    [/报价]

    对于多机箱情况、您可以遵循 TIDA-01024 参考设计、该设计演示了用于高通道数时钟生成的菊花链配置。 tiddds1 doc 中的第2.3.1节显示了菊花链配置中的板对板时钟同步。

    [引用用户="Lalit Chaudhari"]

    2.在 FPGA 卡上、LMX 器件的 SYNC 信号是连续脉冲还是单脉冲、或者不需要？

    [/报价]

    到每个 LMX 和受控 LMK 的所有同步信号都应该是单脉冲或脉冲数、但不是连续的。  

    [引用用户="Lalit Chaudhari"]

    3.背板上的主 DCLKout0是差分还是单端？ 它应该是直流耦合吗？ Slave12 DCLKOut0是否相同？

    [/报价]

    [引用用户="Joon Kim1"]

    在 LMK0482x 的数据表中、CLKIN 应为"交流耦合"。

    [/报价]

    如果从器件 LMK在 CLKin1输入端使用不平衡变压器、则主 LMK DCLKout0 / 2将为单端、否则提供差动输出。 DCLKouts 是 从器件 LMK1的输入基准信号、因此应进行交流耦合、而 SDCLKouts 则通过  从器件 LMK0用作 SYNC、而 CLKouts 应进行直流耦合以实现高性能同步。

    [引用用户="Lalit Chaudhari"]

    所有从 LMK 器件都在分配模式下运行？ 那么、不需要 VCXO？

    [/报价]

    为了从 LMX2594获得最佳性能、 LMX 的 OSCin 信号应尽可能干净。 在当前架构中、LMX2594的 OSCin 来自 LMK04828、所有 OSCin 信号也应同步。 因此、每个从 LMK 器件不需要单独的 VCXO。 但从器件 LMKs 可 根据所需性能在 PLL 模式或分配模式下运行。

    为了 在 PLL 模式下提供从器件 LMKs 选项、有一个建议是从主器件和/或相邻 LMKs 的 DCLKout 向 OSCin 以及从器件 LMK 提供连接配置。

    希望以上回答能澄清 您的疑问。

    谢谢！

    此致、

    Ajeet Pal  

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢 Ajeet 的澄清。

    是否可以获取 TIDA-01023和 TIDA-01024的.TCS 文件？

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    数据表指出、LMK0482x 系列在内部偏置输入引脚、因此差分接口应采用交流耦合。

    主/从器件都是 LMK04828、除非它是一个单端信号、否则无法获得直流耦合差分信号

    谢谢、Joon

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lalit、

     TIDA-01023 参考设计的一些.TCS 文件已在 同一设计的软件文件夹中提供。

    请在 ajeet.p@ti.com 上共享您的电子邮件 ID；我将通过电子邮件发送其余文件。

    您好、Joon、

    当 CLKIN 输入信号用作基准信号时、它应该是交流耦合的。

    如前一个答复所述、从器件 LMK0端口用于同步信号输入、该输入应进行直流耦合以实现高性能同步。

    谢谢！

    此致、
    Ajeet Pal