[参考译文] CDCE421A：如何对 CDCE421进行编程？ 数据表说明

您好 Rishub、

"REPEAT FREQUENCY of programming"似乎是分配给 fSDATACLK 的定义、其中定义了有用常量"t"。针对 SDAT/CE 时序要求、在这里、t = 1/fSDATACLK、使用了表5。  它似乎更好的名称可能是比特率频率。

这种单线制方案似乎使用 SDATA 上升沿的延迟版本对该位进行采样。  从视觉上看、延迟为0.5t、考虑到脉冲在器件中实现" 0 "或" 1 "的典型高/低持续时间、这是合理的。  在这里、0.2 t 的短高电平后跟0.8 t 的长低电平将在0.5t 处作为0进行采样。  其中、0.8t 的长高电平后跟0.2t 的短低电平将作为1进行采样。  如图2所示。

恐怕我不知道可以为此共享的任何代码。  但是、EVM 工具必须具有实现此目的的代码。  不确定我是否能找到这种情况、如果可以、我必须通过流程来批准外部发布、因此这不是您的及时解决方案(如果可能)。

您可能会有好消息。  我认为 SPI 可用于执行此协议。  假设您的 SPI 设置为突发1位 R/W + 7位地址+ 8位数据。  如果您只查看数据线、您可以...

将 b0111 1111 1000写入高电平(写入地址= 0x7F、数据= 0xf8)和  

将 b0111 0000 0000 0000写入低电平(地址= 0x70、数据= 0x00)。

以满足相对于典型值70kHz 的 fSDATACLK 参数的时序要求。  您需要70kHz * 15的比特率。  因为我们需要在这个1/70kHz 周期内发送15位。  70kHz * 15 = 1050kHz。  1MHz SPI 将满足 fSDATACLK 的60至80kHz 范围。  R/W 位的1位延迟为0、将< 16ms。

请注意数据引脚在 SPI 传输之间会发生什么情况等

73、
Timothy

您好 Rishub、

9.841 µs μ s 似乎离我很近。 请 µs、位周期的标称值为1/70kHz =~14.3 μ s。 µs 0.8 * 14.3 μ s =~µs 11.43 μ s 是高信号脉冲持续时间的目标值。 您的测量不包括任一信号的上升/下降时间、您的上升/下降时间看起来相当大。

如果我们根据您的信息假设有一个完美的方波0ns 上升/下降时间：
SPI_BIT_FREQ = 100MHz/96 = 0.96 µs μ A
µs 位高电平 µs = 12 * 0.96 μ s = 11.52 μ s。

(理论高电平时间-测得的高电平时间)/ 2 = 0%至100%的上升/下降时间。
(11.52 µs μ s - 9.841 µs μ s)/ 2 = 839.5ns。

0%至100%的上升或下降时间* 0.6 = 20%至80%的上升或下降时间= 503.7ns。
>与标称值2ns 相比、上升/下降时间似乎真的很长。

它发现以 ms 为单位而不是以 µs μ s 为单位显示的单位有点奇怪、因为在给定 µs ~70kHz 的情况下、"μ s"似乎是该器件使用的自然时间单位。 但实际上、该单元是"t"所处的任何单元。 当然、您可以将其缩放以使您整套、因此指定单位对我来说有点奇怪。 给出的唯一绝对时间是2ns 的上升/下降时间和16ms 的超时时间。

73、
Timothy

嗯、从技术上讲、这不是错误的、因为在计算 t 时、单位是您所得到的。t = 0.01429ms 没有什么问题、现在一切都是 ms。

1/ 70kHz = 14.29us = 0.01429ms = 14290ns。 等等

我想他们可能只是把装置关闭了。

73、
Timothy