• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 983 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828：VOD 的变化

admin
Guru**** 2943400 points

Other Parts Discussed in Thread: LMK04828, LMK04832, ADC12DJ3200, DAC38RF89

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/810649/lmk04828-variation-of-vod

器件型号：LMK04828
主题中讨论的其他器件： LMK04832、 ADC12DJ3200、 DAC38RF89

您好！

我的客户对 LMK04828有疑问。

[问题]

请告诉我以下输出电平的 VOD 变化(最小值和最大值)。

* LVDS

* LVPECL 1600mVpp

* LVPECL 2000mVpp

它作为一个参考值是可以的。

此致、

Hiroshi Katsunaga

  • 0
    TI__Guru**** 2943400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hirsoshi、

    表7.5 (第19页)给出了 LVDS 的 Δ ΔVOD。 它为-60mV 至60mV。 这是您要找的吗？

    查找 LVPECL 的此信息可能需要进行一些调查。 我已经指派了一名工程师对其进行研究。

    此致、
    通道

  • 0
    TI__Guru**** 2943400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Katsunaga-san、您好！

    LVPECL 为 ΔVOD Ω 取决于多个因素、例如输出频率和发射极电阻器端接。 很难为支持的宽范围输出频率和终端提供最小和最大值。

    在 LMK04832数据表中、我们提供了一些不同频率和一些不同输出端接样式的典型 VOD 示例。 LMK04832的输出缓冲器设计与 LMK04828的输出缓冲器设计类似。

     LVPECL 需要 ΔVOD Ω 是出于什么原因？ 我们可能还有其他数据会有所帮助。

    此致、

  • 0
    TI__Guru**** 2943400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lane、

    感谢您的快速响应。

    我的理解如下。

     Δ I 是 ΔVOD 输出状态下 VOD 的幅度变化。

     例如，如果 DCLKoutX 为395mV，则 DCLKoutX*可能为395mV +/- 60mV。

     例如，如果 DCLKoutX 为350mV，则 DCLKoutX*可能为350mV +/- 60mV。

    我的理解是否正确？

    我想知道的不是 ΔVOD μ A、而是 如 LMK0480x 的 D/S 中所述的 VOD 最小值和最大值

    我认为这并不是相同的意思。

    此致、

    Hiroshi Katsunaga

  • 0
    TI__Guru**** 2943400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek：

    感谢您的快速响应。

    我理解您的意见。

    我同意很难定义 LVPECL 输出电压变化、因为它取决于您提到的几个因素。

    好的、 我更改了问题的角度。

    他们计划提供从 LMK04828到 ADC12DJ3200和 DAC38RF89的时钟。

    这些规格及其条件如下。

     针对器件时钟和 SYSREF 的* VID (峰峰值差分)：0.4Vppd (最小值)、1.0Vppd (典型值)、2.0Vppd (最大值)

     *器件时钟= 2.4GHz、交流耦合 LVPECL

     * SYSREF = 1.875MHz、交流耦合 LVPECL (连续)

     针对器件时钟和 SYSREF 的* Vi (DPP)(峰-峰差分)：800mVppd (典型值)、2.0Vppd (最大值)

     *器件时钟= 150MHz、交流耦合 LVPECL

     * SYSREF = 1.875MHz、交流耦合 LVPECL (连续)

    在这种情况下，哪一种更好，LVPECL 1600mV 或 LVPECL 2000mV？

    我想知道在2.4GHz 时 LVPECL 2000mV 的最坏情况是否超过2.0Vppd (max)。

    此致、

    Hiroshi Katsunaga

  • 0
    TI__Guru**** 2943400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lane、

    请对上述问题发表评论。

    此致、

    Hiroshi Katsunaga

  • 0
    TI__Guru**** 2943400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek：

    请对上述问题发表评论。

    此致、

    Hiroshi Katsunaga

  • 0
    TI__Guru**** 2943400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Katsunaga-san、您好！

    对拖延表示歉意。 感谢您澄清使用案例。

    对于 ADC12DJ3200、我强烈建议使用 LVPECL 2000mV 的器件时钟、并将120Ω Ω 电阻器接地端接至交流耦合段。 衰减将足够、器件时钟的典型 VID 不应超过2.0Vppd。 SYSREF 的频率低得多、因此可以是 LVPECL 1600mV。

    对于 DAC38RF89、器件时钟和 SYSREF 的频率都足够低、以至于 LVPECL 1600mV 应该能够毫无问题地满足所需的规格。

    最坏情况下、在2.4GHz 下 LVPECL 2000mV 不会超过2.0Vppd (max)。

    此致、

  • 0
    TI__Guru**** 2943400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek：

    感谢您的回复和清晰的评论。

    好的、我理解了您的意见。

    我将与我的客户分享您的意见。

    感谢您的合作。

    此致、

    Hiroshi Katsunaga