• 状态
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 307 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00804B-Q1：如何设计延迟时间？

admin
Guru**** 2390735 points
Other Parts Discussed in Thread: LMK00804B-Q1, CDCVF855, CDCVF2505
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/807865/lmk00804b-q1-how-to-design-the-delay-time

器件型号：LMK00804B-Q1
主题中讨论的其他器件： CDCVF855、 CDCVF2505

您好、先生、

我是否可以知道 LMK00804B-Q1如何设计延迟时间、以满足精确 的1.8ns 延迟的要求？

谢谢

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如果我理解了您的问题、您会问是否可以将输入和输出之间的延迟配置为1.8ns。 是这样吗？

    此致、
    通道

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lane、

    RGMII 规范要求时钟线偏斜具有额外的延迟。 这是为了满足接收端的设置时间要求、这意味着在时钟边沿导致数据被锁存之前、数据和控制线已经稳定。
     
    RGMII 要求时钟和数据之间的延迟为1.8ns。

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lane、

    请就此提供帮助。

    谢谢你

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lane、

    请就此提供帮助。

    谢谢

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    安妮、您好！

    很抱歉耽误你的时间。 输出之间似乎需要1.8ns 的延迟、这将被用于驱动接收器和发送器。 遗憾的是、无法使用 LMK00804B-Q1设置输出之间的延迟。

    您可能对 CDCVF2505或 CDCVF855感兴趣。

    此致、
    通道