This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/808502/webench-tools-lmk04832-pllatinum-tool-pll-and-vco-noise
工具/软件：WEBENCH设计工具
PLLatinum 工具：PLL 和 VCO 噪声
是否有人知道这些特征对工具公布的结果有多重要？ 它们会使总相位噪声变得更好、但我想知道芯片的默认值有多现实。
LMK04832。
这些值确实对相位噪声结果至关重要。 默认值应模拟器件性能。
此致、 通道
设计工具 