This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/838517/lmk00105-d-s-question-configure-as-inverting-buffer
团队、
谢谢你。
A1。 一个严重的潜在后果可能是器件永久损坏。
答2. 是的、驱动 CLKIN-输入而不是 CLKIN+将使输出反相。
此致、 通道
超出规格的输出电源电压还有其他后果吗？ 输出信号性能下降的原因是什么？
是的、输出可能会降级。 这是指工作条件超出建议的工作条件。 即使器件仍然正常工作、您也可能无法实现 电气表中保证的性能。
我们将更新设计并替换器件、但用于调试当前电路板。
对于下面的 A1、可能会产生哪些其他后果–信号完整性问题？
当 VDD = 2.5V 且 VDDO = 3.3V 时、预期输出电压是多少？
您的设计中是否遇到了器件问题？ 您观察到什么？
有 ESD 二极管将 VDDO 连接到 VDD。 如果 VDDO 超过 VDD 0.8V、这些二极管将导通并开始传导电流。 有一个1K 电阻器将限制电流。 在3.3V 和2.5V 时为0.8V、因此不会产生太大的电流。
就输出电压而言、2.5V 不会完全关闭 PMOS、并会导致高击穿电流、因此输出低电压不会为0V。 它可能足够低、适合应用、但不能保证正常工作。 底线是设备不会烧断，但可能无法正常工作。
