• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 414 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832：SCK 和 SDIO

admin
Guru**** 2553450 points
Other Parts Discussed in Thread: LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/849908/lmk04832-sck-and-sdio

器件型号：LMK04832

大家好、

有关时序要求的几个问题：

1. 下面标记的句子中的"当 VCO 处于锁定状态时"是什么意思？  这意味着在锁定期间 还是 在 VCO 锁定之后？   

2. 切换 SCK 和 SDIO 时、相位噪声会降低多少？

3.如何避免或 缓解此 PN 性能降级？

谢谢你。

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您在 E2E 上发帖。 我已将您的职位分配给负责的工程师。 他很快就会回复你。

    此致、
    通道

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Lilian、

    1、VCO 锁定后。

    这取决于许多因素、包括 SCK/SDIO 边沿的压摆率、SPI 时钟速度、旁路电容器的位置和阻抗以及 PCB 布局寄生效应。 但是、例如、如果 SCK 速率为10MHz、您可能会在 SCK 运行时看到10MHz 杂散和谐波耦合到输出中。

    3.以下是一些建议：

    • 在 SPI µs 上使用低通滤波器有助于从方波信号中消除高阶谐波、但要确保滤波器不会将 SPI 信号的压摆率降低到30V/μ s 以下。
    • 使用数据表中建议的电源引脚旁路电容、并使旁路路径靠近 IC。
    • 使 SPI 信号(和 SPI 信号的接地回路)的路径远离 PLL 信号、尤其是 VCO 电源和旁路(引脚10、11、12)和输入/电荷泵引脚(引脚32至48)。
    • 如有可能、对时钟组1 (CLKout2、CLKout3)的相位噪声要求较低的组信号。
    • 有时、它有助于更改 SPI 时钟速度、以便主要干扰频率超出目标带宽、但这并不总是实用的。
    • 对于共享 SPI 总线，用 CS*信号来栅极 SCK/SDIO 信号可能会有所帮助。 具有 CS*信号的低成本或门应将 SCK/SDIO 信号保持在直流高电平、直到 LMK04832的 CS*无效。

    此致、