• 状态
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 225 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00334-Q1：LMK00334RTVRQ1 PCIe 2.0抖动

admin
Guru**** 2382480 points
Other Parts Discussed in Thread: LMK00338, LMK00334-Q1
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/844493/lmk00334-q1-lmk00334rtvrq1-pcie-2-0-jitter

器件型号：LMK00334-Q1
主题中讨论的其他器件：LMK00338、

我计划将 LMK00334RTVRQ1用作 PCIe 2.0的时钟多路复用器/缓冲器。  数据表列出了 PCIe 3.0和4.0抖动性能、但未列出2.0抖动规格。  在具有 HCSL 时钟输入和整个温度范围内、高频和低频带的最大2.0附加抖动是多少？  谢谢。

我看到一篇博客文章列出 了 LMK00338的典型2.0抖动、但我正在寻找 LMK00334-Q1的最大抖动。   

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    另一个用户 https://e2e.ti.com/support/clock-and-timing/f/48/t/843772刚才询问了类似的问题

    经过进一步研究、2.0没有最大抖动规格、只有典型数据。

    此致、
    通道

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是否有办法保守地将最大过温限制？  我需要确定总体预算编制的最大值。   

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    对于 PCIe 2.0、高频抖动限制为3.1ps、低频抖动限制为3.0ps。 高值带的典型值为116fsRMS、低值带的典型值为27fsRMS。 它的典型值116fsRMS/27fsRMS 似乎是最大预期抖动。 根据典型值、PCIe 2.0链路预算有很大的裕度。  

    此致、
    通道

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    很好。  用于获取这些附加抖动数的输入时钟压摆率是多少？  我如何将该抖动数外推至较慢的输入时钟压摆率？

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    压摆率为2.6V/ns。 较慢的输入压摆率会导致本底抖动测量值增加、这意味着您将看到由于示波器噪声和压摆率降级而导致的抖动增加。

    根据示波器周期数据对报告的抖动数进行后处理。 我不确定如何在不同测量条件下推断抖动。

    此致、
    通道