[参考译文] LMK04832：在外部 VCO 模式下使用 LMK04832 EVM 时出现问题

Joyce、您好！

处于分配模式的 LMK04832不使用内部 PLL、它只是将外部 VCO 信号从 CLKin1发送到 SYSREF/CLKOUT 分频器。 还有 PLL2 +外部 VCO 配置、其中使用内部 PLL2和外部 VCO 进行反馈。 在分配模式下、PLL 可被禁用(如果 PLL 未被使用、则无法锁定)。 在 PLL2 +外部 VCO 配置中、必须至少启用 PLL2。 我将假设您需要分配模式。 请参阅下面的说明、VCO_MUX 被设定为 CLKin1以接收外部 VCO 以进行分配(CLKin1特别能够接受>750MHz 的高频输入)。

要设置 SYSREF 路径、必须满足以下条件：

• 信号必须出现在时钟分配路径上(图中为蓝色)
• SYSREF_PD 和 SYSREF_DDLY_PD 必须设置为0
• SYNC_EN 必须设置为1
• SYNC_DISSYSREF (以及将与相应 SYNC_DISx 位一起使用的任何时钟分频器)必须设置为1

从此处开始、检查 SYSREF 是否正常工作的最快方法是使用 SYSREF_MUX 来设置连续 SYSREF 模式。 内部 SYSREF 发生器将开始对时钟分配路径信号进行分频、以生成 SYSREF 输出。

输出也应根据需要进行配置。 请注意、SCLKx_y_PD 必须设置为0以启用通道 x 或 y 上的 SYSREF 路径、DCLKx_y_PD 应设置为0以启用通道 x 或 y 上的器件时钟输出、CLKoutx_y_PD 应设置为0以启用 CLKoutx 或 CLKouty 的输出。 CLKoutX_SRC_MUX 和 CLKoutY_SRC_MUX 可用于为 CLKoutX 或 CLKoutY 选择器件时钟分频器源或 SYSREF 分频器源。 例如、这里是一个使用3GHz VCO 输入、在 CLKout0上除以8、并在 CLKout1上使用 SYSREF 300分频的设置。

确认 CLKout 通道和分频器/SYSREF 电路的运行后、可以通过设置 SYSREF_MUX 将 SYSREF 设置为脉冲发生器模式：

还必须通过设置 SYSREF_PLSR_PD = 0来启用 SYSREF 脉冲发生器。 SYSREF 脉冲发生器可由 SPI 源(写入脉冲计数寄存器)或通过在 SYNC 引脚上发送信号来触发。 此控制由 SYNC_MODE 寄存器选择：

如果您需要进一步的帮助、请告诉我们、我们知道时钟部件很复杂、可能会有一条陡峭的学习曲线！

此致、

尊敬的 Derek：

非常感谢您的详细回答。

我以前尝试过分配模式、但无法使其以某种方式工作。 我刚刚使用您提供的设置再次尝试、但输出频率完全关闭、信号看起来非常不稳定-行为与以前相同。 明天我将使用另一个 EVM 对此进行仔细检查。

我想使用 PLL2 +外部 VCO 配置。 您能否描述/展示如何为此模式设置 PLL 1和2页面？

我注意到、在我更改 GUI 中的设置(分频器、多路复用器选择等)后、PLL2不会尝试重新锁定。 如何手动触发"重新锁定"/重新采集？ 我还记得在 LMK04610等其他时钟芯片 GUI 上看到了 PLL 复位按钮、但在 LMK04832 GUI 中找不到该按钮。

此致、

Joyce

Joyce、

我对本产品不是很熟悉、但此问题是否仍然未解决？

此致、
Dean

尊敬的 Dean：

感谢后续行动。  是的、我还有很多问题。

我想使用 PLL2 +外部 VCO 配置。 您能否描述/展示如何为此模式设置 PLL 1和2页面？

如何在 PLL2上触发"重新锁定"？  启用 PLL2R_SYNC_EN (在 CLKinX 控制页面上)后、我已尝试使用 SYNC 引脚。  

除了使用默认设置/配置、我还无法使 PLL2锁定。  OSCin (选择外部 VCXO 作为 OSCin 源)和 PLL2 PD 频率的有效范围是多少？  根据 LMK04832数据表、 R2、N2和 N Cal 分频器几乎可以设置为任何值。  我尝试将 PLL2与 CLKin1的高频输入时钟配合使用- 1.25至3GHz 正弦波。

我注意到 GUI/TICS Pro 上的导入/导出十六进制寄存器值函数似乎无法正常工作。  如果我导出给定设置的所有寄存器值、然后在重新启动 GUI 并重置 LMK 器件后导入这些值、则并非所有设置都被保留。  保存和加载.TCS 文件似乎很好、但我们需要一种使用 Python 重新加载寄存器值的方法。

此致、

Joyce