This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/859924/lmk04832-connecting-clkin0-to-dc-coupled-lvds-signal-from-fpga-with-1-2-common-mode-voltage
您好！
我能否将 LMK04832的 CLKin0引脚与 Virtex-7 FPGA 的 LVDS 信号(VCM=1.2V)进行直流耦合以将 CLKin0用作差动同步？
CLKin0引脚在直流耦合中是否支持1.2V 共模？
谢谢、
Lalit
您好、Lalit、
CLKIN 有内部偏置、除了 LVCOMS 时钟输入、CLKIN 必须是交流耦合。
请使用数据表中图21所示的电路与 LVDS 驱动器互连。
e2e.ti.com/.../8468.lmk_5F00_SYNC.pdfHiNoel、
在随附的文档中、建议在使用 CLKin0作为同步输入时、它必须是直流耦合。
这就是为什么我询问我们是否可以使用1.2V 共模将 LVDS 信号连接到具有直流耦合的 CLKin0引脚。
因此、请建议我们是否可以这样做。
附录 B–EVM 修改说明中的建议是什么？
