This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832:clk 输入的正弦波输入功率/vppk 要求

Guru**** 2557670 points
Other Parts Discussed in Thread: LMK04832

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/858506/lmk04832-sine-wave-input-power-vppk-requirement-for-clk-inputs

器件型号:LMK04832

尊敬的 TI:

在我们的设计中、我们将使用10MHz 或100MHz 外部正弦波时钟作为 LMK04832的参考时钟。

在 LMK PCB 上的 SMA 连接器输入端、该10MHz 或100MHz 时钟的电源为-1.53dBm 或0.528 vppk。

现在、我们计划使用平衡-非平衡变压器将该单端输入时钟转换为差分信号、以便连接到 LMK 输入。

我们选择了微型电路平衡-非平衡变压器器件型号: TC2-1TX+  https://www.minicircuits.com/pdfs/TC2-1TX+.pdf

我们还选择了该平衡-非平衡变压器、因为它是1:2平衡-非平衡变压器、因此它将增加 LMK 时钟输入端的电压。

此平衡-非平衡变压器的插入损耗约为0.5dBm @ 100MHz 频率。

因此、平衡-非平衡变压器次级(LMK 时钟输入侧)的可用功率将为-2.03dBm (-1.53-0.5=-2.03)

而平衡-非平衡变压器次级侧(LMK 时钟输入侧)的可用电压将为1.33*0.528 = 0.807vppk。

我的问题是:

使用1:2平衡-非平衡变压器来增加 LMK 时钟输入的峰间电压是否有效?

虽然平衡-非平衡变压器次级侧的功率由于插入损耗而降低、但初级侧的电压将增加1.33倍。

  因此、我假设 LMK 时钟输入消耗的电流将非常小、否则由于平衡-非平衡变压器通过降低次级电流来增加电压、因此平衡-非平衡变压器次级侧的电压将下降?

  我的假设是否正确?

我们将非常感谢尽早作出反应。

谢谢、

Lalit

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Lalit、

    理想情况下、如果1:2平衡-非平衡变压器的输入为 X dBm、则每个差分输出引脚上的功率将为 X-3dBm。 (我们无法从无源器件获得更多能量!)

    在这种情况下、您只需配置 CLKIN 单端、0.528Vpp 达到最小值 输入电压要求。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!

    根据我的理解、平衡-非平衡变压器是一种变压器、变压器会降低或增大电压或电流、但理想情况下、平衡-非平衡变压器/变压器的输入和输出功率将相同。

    我认为、对于2路分离器、而非平衡-非平衡变压器、输出端的 X-3dBm 就是这种情况。

    因此、我假设由于 LMK 的 CLK 输入不会灌入太多电流、因此平衡-非平衡变压器次级侧的电压将是初级侧的1.33倍。

    所以、如果我错了、请你纠正我的问题。

    谢谢、

    Lalit

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!

    请更新此信息。

    谢谢、

    Lalit

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Lalit、

    如果您使用的是平衡-非平衡变压器、我建议将交流耦合到输入端。  您是正确的、平衡-非平衡变压器存在一些损耗、但您也会通过差动来获得增益。

    您可能还需要将单端和交流耦合 N 驱动至 GND 并比较性能。 这可以降低复杂性。

    根据输入频率的不同、100MHz 在500mVpp 下可能具有足够的边沿速率。

    此致、