• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 157 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCI6214：LVCMOS 时钟输出负引脚

admin
Guru**** 2589265 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/785150/cdci6214-lvcmos-clock-output-negative-pin

器件型号：CDCI6214

您好！

我想了解 YxN 引脚在配置为 LVCMOS 时会发生什么情况。 我猜我会从 YxP 引脚获得时钟输出。 YxN 引脚会发生什么情况？ 它是否被拉至接地、另一个副本或补码？

谢谢。

  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Y2和 Y3可配置为 LVCMOS。 您可以对其进行配置、以便从 YxN 和/或 YxP 获得输出。 您还可以配置 YxP 和 YxN 的极性。 当 YxP/YxN 被禁用时、它被拉至接地。

    此致、
    通道