This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832:组合来自多个 LMK#39的 SPI 信号时,当 CS*为"high&quot 时,SDIO 是否为高阻抗/三态;?

Guru**** 2558250 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/778475/lmk04832-combining-spi-signals-from-multiple-lmk-s-is-sdio-high-impedance-tri-stated-when-cs-is-high

器件型号:LMK04832

支持、

我想为两个器件组合 SPI SCK 和 SDIO。 CS*引脚将分开。 我使用双向 SPI 缓冲器(MAX3395EETC+T)将 SCK 引脚和 SDIO 引脚组合在一起。 如果 CS*为"高电平"、则 SDIO 引脚为高阻抗/三态。 我想是这样、但我想验证一下、因为 我在数据表中找不到它。

此致、

Bob L.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Bob、您好!

    电气表显示的一个高/低信号的 SDIO 引脚泄漏电流<=+/- 5uA。 因此、大于200千欧。

    73、
    Timothy