This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2492:LMX2492低基准频率(10MHz)锁定和相位噪声问题

Guru**** 2390785 points
Other Parts Discussed in Thread: LMX2492

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/758778/lmx2492-lmx2492-low-reference-frequency-10mhz-locking-and-phase-noise-problem

器件型号:LMX2492

我们遇到了 lmx2492问题:

我们以前在电路板上安装25MHz 参考振荡器。 通过将基准频率加倍至50MHz、我们获得了良好的相位噪声。

需要使用外部基准频率10MHz 时开始出现问题。

在第一个实验中、我们使用石英晶体滤波器和晶体管放大器来滤除和放大基准频率。  由于内部频率加倍、我们甚至看不到 PLL 锁定。

当我们在没有倍频器的情况下对芯片进行编程时、我们看到了锁定、但相位噪声性能很差(比计算值和杂散低10dB)。 输入端的基准电平为5dBm。

然后、我们在基准路径上安装了 Smidt 触发器。 我们甚至获得了参考频率加倍的 PLL 锁定。 噪声性能非常完美、但当我们在工作结构中连接电路板时、环路中的性能下降了7dB、我们看到了许多杂散噪声。 在 shmidt 触发器输出上、我们可以看到具有3V 电平和40-60%占空比的振荡。 芯片基准输入采用交流耦合、负载为220 Ω。

问题是、我们没有看到 PLL 行为和基准振荡电平及其占空比之间存在任何连接。

是否有人测试了参考频率为10MHz 的芯片(有或没有加倍)?

输入基准电平为+-5dBm 且具有外部基准的系统的最佳基准路径是什么?

在参考频率为10MHz 且相位噪声为-150dBc/Hz 且偏移为1kHz (两倍或两倍)时、预测的相位噪声性能是多少?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    jwizard、

    我们确实在10MHz 下进行了测试、但在这种低频下需要考虑一些注意事项。

    低转换率。 如果压摆率较低、则相位噪声将降低。 对于正弦波,a*sin (f*t)=a*f 的过零压摆率与频率成正比。 使用方波可以解决此问题。

    谐波。 如果您看到 PLL 误锁到更高的频率、则可能是谐波。 现在、方波的适当谐波是很好的。 但是、如果您具有高二次谐波、PLL 可能会尝试锁定到这一点。 20MHz 时的灵敏度优于10MHz、如果有交流耦合电容、也可能会产生一些影响。

    在任何情况下、请注意较低频率信号的压摆率和谐波、但方波是最佳方法。

    至于相位噪声、PLLatinum Sim 可以预测这一点。 我不知道您的 VCO 频率、但如果我们假设频率为10GHz、则在使用和不使用倍频器的情况下、您应该得到大约=-90dBc/Hz @ 1kHz 的频率。 这位于 PLL 曲线的1/f 噪声部分。

    但是、您的输入基准可能不够干净、无法看到-90dBc/Hz。 如果您获取1kHz 的输入基准噪声并将20*log (10GHz/10MHz)= 60dB 添加到1kHz 噪声、则 PLL 会看到这种情况。 换言之,如果您的10MHz 输入基准为-150dBc/Hz @ 1kHz 偏移,则为-90dBc/Hz @ 10GHz。 我们会将其与 PLL 噪声相加、得到-147dBc/Hz 作为两者之和。

    此致、
    Dean